Цифровой дискриминатор

Цифровой дискриминатор

Иллюстрации

Показать все

Реферат

 

Союз Советски к

Соцкалксткческиа

Реслублмк

ОП ИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

G 06 F 7 00 с присоединением заявки РЙ—

5Ъсударетаенный комитат (28) П риоритет СССР о делам изобретений и открытий

Опубликовано 15 11 81 Бюллетень № 42

Дата опубликования описания (53) УДК681 3 (088.8) (72) Авторы изобретения

Г. Я. Глушко и В. Ю. Иванов

1

Специальное конструкторское бюро биологического приборостроения Научного центра биологических исследований "

АН Азербайджанской ССР (71) Заявитель (54) ЦИФРОВОЙ ДИСКРИМИНАТОР

Изобретение относится к вычислительной и информационно-измерительной технике.

Известен цифровой дискриминатор, содержащий счетчик исследуемой величины, ключи ввода уровня дискриминации и счетчика, с помощью которого задается этот уровень (1).

В этом дискриминаторе эа один цикл преобразования мгновенного значения исследуемой величины фиксируется равенство или превышение только одного заданного уровня дискриминации, что является его недостатком.

Наиболее близким к изобретению является многоканальный цифровой дискриминатор, содержащий блок счетчиков исследуемой величины, переключатели и блоки сравнения по числу уровней дискриминации, триггеры и блок

15 совпадения (2) .

Этот дискриминатор может дискриминнровать исследуемую величину по ряду уровней (которые образуют сетку уровней дискриминации), но построен путем составления из одноканаль20 ных цифровых дискриминаторов. Такое решение требует использования большого объема оборудования, что является его недостатком.

В системе обработки данных существует необходимость в дискриминации низкочастотных сигналов по ряду уровней дискриминации, при этом за цикл преобразования таких сигналов необходимо фиксировать мгновенное значение исследуемого сигнала, достигшего наибольшего уровня дискриминации за этот цикл.

Когда на уровне низкочастотного сигнала есть высокочастотная помеха, амплитуда которой находится в пределах уровня дискриминации, происходит многократное срабатывание известного дискриминатора на одном уровне дискриминации, что ведет к избыточности информации, выдаваемой им.

Цель изобретения — уменьшение объема оборудования цифрового дискриминатора.

Поставленная цель достигается тем, что цифровой дискриминатор, содержащий счетчик, переключатель уровней, первый и второй блоки сравнения и блок выдачи, причем входы первой группы первого блока сравнения соединены с выходами переключателя уровней, содержит блок памяти и блок управления, причем выходы п младших разрядов счетчика

881732

55 (и < к, где к — разрядность счетчика) соединены со входами второй группы первого блока сравнения, входы первой группы второго блока сравнения соединены с выходами (п+1) младших разрядов счетчика и с информационными входами блока памяти, выходы которого соединены со входами второй группы второго блока сравнения, выходы разрядов счетчика соединены с информационными входами блока выдачи, первый, второй и третий входы блока управления соединены соответственно с выходами первого и второго блоков сравнения и с управляющим входом дискриминатора, первый и второй выходы блока управления соединены соответственно с управляющими входами блока памяти и блока выдачи, информационный вход дискриминатора соединен со счетным входом счетчика, выходы блока выдачи и первого блока сравнения являются выходами дискриминатора.

Кроме того, блок управления содержит элемент И и элемент задержки, выход которого соединен с первым выходом блока, первый, второй и третий входы которого соединены со входами элемента И, выход которого соединен со вторым выходом блока.

На фиг. 1 представлена блок-схема цифрового дискриминатора; на фиг. 2 — схема блока управления.

Цифровой дискриминатор содержит счетчик

1, блок сравнения 2, переключатель уровней 3, блок памяти 4, блок сравнения 5, блок управления 6, блок выдачи 7, информационный вход 8, устандвочный вход 9, управляющий вход 10, выходы 11 и 12.

Принцип работы устройства заключается в следующем.

Уровни дискриминации устанавливаются с шагом, равным числу 2, где и — 1, 2, 3 ... и

Для определения совпадения исследуемой величины анализируются все и младших разрядов кода этой величины, где и соответствует показателю степени числа 2" выбранного шага уровня дискриминации. Таким образом, если все анализируемые младшие разряды равны нулю, то, следовательно, исследуемая величина совпадает с одним из уровней дискриминации.

Устройство работает следующим образом..

В начале цикла по входу 9 подается импульс начала преобразования исследуемой величины, при этом счетчик 1 обнуляется. Мгновенное значение исследуемой величины в виде унитарного кода подается по входу 8 на вход счетчика 1, увеличивая его содержимое. Младшие разряды кода с выходов п младших разрядов счетчика подаются на одни выходы блока сравнения 2, а на друтие его входы подается код шага уровней дискриминации с выходов переключателя уровней 3. Переключателем

4 уровня 3 можно установить любой шаг уровня дискриминации от 2 до 2, где и — 1, 2, 3 ...

Если шаг уровня дискриминации устанавливается равным 2", то сигналы высокого уровня (логическая "1") подаются с выходов переклю чателя 3 с первого по -й, а по остальным выходам подаются сигналы низкого уровня (логический "0"). При этом каждое текущее значение исследуемой величины, у которой- состояние младших разрядов с первого по 1 -й равно логическому "0", поступая на блок сравнения 2, формирует на его выходе, а также на выходе 12 сигнал логической "1", означающий достижение исследуемой величины очередного уровня дискриминации. Более старшие разряды (с (j +1)-го по и-й) кода исследуемой величины в анализе не участвуют, так как они блокируются сигналами логического "0" от соответствующих шин переключателя уровней 3.

В конце преобразования на выходах счетчика 1 формируется потенциальный код исследуемой величины за этот цикл исследования. Если этот код соответствует одному из уровней дискриминации, то на выходе блока сравнения

2 формируется разрешающий сигнал. Импульс конца преобразования по входу 10 поступает в блок управления 6 и, если отсутствует сигнал запрета на выходе блока сравнения 5, то блок управления 6 выдает сигнал разрешения в блок выдачи 7, по которому код исследуемой величины, соответствующий одному из уровней дискриминации, выводится на выходы 11. Кроме того, в момент отпирания блока выдачи 7 с друтого выхода блока управления 6 формируется сигнал, по которому в блок памяти 4 записывается и+1 младших разрядов кода исследуемой величины.

1О

35"

Для фиксации наибольшего значения исследуемой величины, достигшей нового уровня дискриминации (большого или меньшего), к блоку памяти 4 и блоку сравнения 5 подключены и+1 разрядов, так как при анализе исследуемой величины по уровням дискриминации с шагом, равным и, код числа, соответствующий следующему уровню дискриминации, имеет в (и+1)-ом разряде состояние, обратное состоянию (n+1)-ro разряда кода последнего зафиксированного значения исследуемой величины.

Если в результате наложения высокочастотной помехи исследуемая величина за второй и последующие циклы преобразования нахсдится в пределах последнего зафиксированного уровня, то в случае неравенства предыдущему значению на выходе блока сравнения 2 будет запрещающий сигнал; в случае равенства — на выходы блока сравнения 5 поступают одинаковые коды с и+1 выходов младших разрядов счетчика 1

5 881 и с выходов блока памяти 4, т.е. на выходе блока сравнения 5 появится сигнал запрета.

При достижении исследуемой величиной эа цикл преобразования нового уровня дискриминации на выходах блока управления 6 формируются сигналы, обеспечивающие выход кода исследуемой величины на выход 11 и запись в блок памяти 4 новых значений п+1 младших разрядов этой величины.

Данный цифровой дискриминатор имеет по сравнению с известным, меньшее количество оборудования.

Кроме того, снижена по сравнению с известнЬ1м избыточность информации, выдаваемой дискриминатором, Формула изобретения

1. Цифровой дискриминатор, содержащий счетчик, переключатель уровней, первый и второй блоки сравнения и блок выдачи, причем входы первой группы первого блока сравнения соединены с выходами переключателя уровней, отличающийся тем, что, с целью уменьшения объема оборудования, дискриминатор содержит блок памяти и блок управления, причем выходы и младших разрядов счетчика (n < к, где к — разрядность счетчика) соединены со входами второй группы первого блока

732 6 сравнения, входы первой группы второго блока сравнения соединены с выходами (и+1) младших разрядов счетчика и с информационными входами блока памяти, выходы которого соединены со входами второй группы второго блока сравнения, выходы разрядов счетчика .соединены с информационными входами блока выдачи, первый, второй и третий входы блока управления соединены соответственно с выходами

10 первого и второго блоков сравнения и с управляющим входом дискриминатора, первый и второй выходы блока управления соединены соответственно с управляющими входами блока памяти и блока выдачи, информационный

15 вход дискриминатора соединен со счетным входом счетчика, выходы блока выдачи и первого блока сравнения являются выходами дискриминатора.

2. Дискриминатор по п. 1, о т л и ч а ющ шийся тем, что блок управлении содержит элемент И и элемент задержки, выход которого соединен с первым выходом блока, первыи, второй и третий входы которого соединены со входами элемента И, выход которого соединен со вторым выходом блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР % 329527, кл. G 06 F 15/36, 1971.

2. Авторское свидетельство СССР йа 591854„ кл, G 06 F 7/00, 1975 (прототип).