Устройство для распределения потоков информации

Устройство для распределения потоков информации

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, саид-ву— (22) Заявлено 12. 12. 79 (21) 2897391/18-24 ()

Ст06 Г 9/46 с присоединением заявки М9— (23) Приоритет—

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 15.1181. Бюллетень Й9 42

Дата опубликования описания 1511.81 (53) УДК 681. 325 (088. 8) (72) Авторы изобретения

С.П.Присяжнюк, A.A.Äóðoâ и О.A.Õoõëoâ (71) Заявитель (54) устрОйСтвО для pAcIIPE+EJIEHHII ПОтскОВ

ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может быть использовано на центре коммутации сообщений.

Известны устройства для распределения потоков информации, содержащие блоки памяти, блоки ввода и вывода, блок управления и блоки дешифрации, выполняющие функции выбора адреса исходящего направления для передачи сообщений, полученных по входным каналам $1j.

Однако они требуют передачи большого объема служебной информации между центрами коммутации сообщений.

Наиболее близким к предлагаемому по технической сущности является устройство для распределения потоков информации, содержащее блок приемнопередающего регистра, блок памяти рельефа, блок элементов ИЛИ, блок сравнения и суммирования, блок выдачи направлений, блок дешифрации адреса узла назначения, блок управления и блок дешифрации адреса направления

12).

Недостатком этого устройства является низкая скорость обработки сообщений.

Цель изобретения — повышение быстродействия устройства для уменьшения времени пребывания сообщений в центре коммутации сообщений в периоды резких колебаний нагрузки.

Поставленная цель достигается тем, что в устройство для распределения потоков информации, содержащее при10 емно-передающий регистр, первый и второй информационные входы которого соединены соответственно с первым входом устройства и с первым выходом первого сумматора, первый и второй входы которого соединены соответственно с выходоМ элемента ИЛИ и с первым выходом блока управления, второй, третий, четвертый и пятый выходы которого соединены соответственно с . первыми входами блока дешифрации адреса узла назначения, блока памяти рельефа, блока дешифрации адреса направления и блока памяти направления, второй вход и выход которого соединены соответственно со вторым выходом первого сумматора и с первым выходом устройства, первый и второй разрядные выходы приемно-передающего регистра соединены соответственно со вторым входом блока памяти релье1фа и со вторым выходом устройства, 881752 первый выход и третий вход блока памяти рельефа соединены соответственно с первым входом элемента ИЛИ и с первым выходом блока дешифрации адреса направления, второй вход которого является вторым входом устройства, второй вход блока дешифрации адреса узла назначения является третьим входом устройства, вход блока

В управления является четвертым входом устройства, введены блок памяти маршрутов, два сумматора, два регистра, блок памяти матрицы регенерации, дешифратор и шифратор, причем первый, второй входы И выход блока памяти матрицы регенерации соединены соответственно с шестым выходом блока управления, пятым входом устройства и с первым входом второго сумматора, второй вход и выход которого соединены соответственно с выходом шифратора и с информационным входом первого 2Q регистра, управляющий вход и выход которого соединен соответственно с седьмым выходом блока управления и с первым входом третьего сумматора, второй вход и выход которого соедине- yg ны соответственно с выходом второго регистра и с первым входом блока памяти маршрутов, второй, третий входы и выход которого соединены соответственно с выходом блока дешифрации адреса узла назначения, с восьмым выходом блока управления и со вторым входом элемента ИЛИ, первый и второй информационные входы второго регистра соединены соответственно с шестым входом устройства и со вторым выходом блока дешифрации адреса направления,управляющий вход второго регистра соединен с девятым выходом блока управления, второй выход блока памяти рельефа соединен с входом дешифра- Щ( тора, выход которого соединен со входом шифратора.

Кроме того, блок управления содержит генератор импульсов, два счетчика, элемент задержки, постоянную память и элемент И, причем выход генератора импульсов соединен с первыми входами первого счетчика и элемента

И, второй вход и выход которого являются соответственно входом и седьмым выходом блока, выход первого счетчика соединен с первым входом постОянной памяти и через элемент за,держки с входом второго счетчика, вы- ход, которого соединен со вторым входом постоянной памяти, первый выход которой соединен со вторым входом первого счетчика, со второго по девятый выходы постоянной памяти являются соответственно с первого по 6Q шестой, восьмой и девятый выходами блока.

На фиг.1 представлена блок-схема устройства, на фиг.2 — блок-схема блока управления. 65

Устройство содержит блок 1 дешифрации адреса направления, блок 2 дешифрации адреса узла назначения, блок 3 управления, приемно-передающий регистр 4, блок 5 памяти рельефа, второй регистр 6, блок 7 памяти матрицы регенерации, дешифратор 8, блок 9 памяти маршрутов, элемент ИЛИ

10, первый сумматор 11, блок 12 памяти направления, первый регистр 13, третий сумматор 14, второй сумматор 15, входы 16-21 и выходы 22 и 23 устройства, шифратор 24.

Блок управления состоит из постоянной .памяти 25, первого счетчика

26, элемента задержки 27, второго счетчика 28 и элемента И 29, генератора импульсов 30.

Дешифратор 8 и шифратор 24 образуют кодопреобразователь, который .предназначен для преобразования кода каждого члена матрицы рельефов, соответствующего числу трайзитных участков пути, в код, соответствующий средней задержке сообщений в пути, равный r 1(, где К вЂ” коэффициент пропорциональности. Число всевозможных комбинаций на входе кодопреобразователя равно максимальному значению соответствующего числу транзитных участков в пути максимальной длины.

В общем случае величина коэффициента К для каждого пути может быть своя, отличная от других.

Устройство работает в одном из следующих четырех режимов.

Выбор направления. На вход 20 в блок 2 от коммутационной системы данного центра коммутации сообщений (IJKC) поступает код адреса узла назначения сообщения, который в блоке

2 дешифрируется. На выходе блока 2 появляется сигнал, поступающий в блок 9. По этому сигналу в блоке выбирается столбец, соответствующий

ЦКС назначения. Этот столбец импуль-, сами, поступающими с блока 3, считывается через элемент ИЛИ 10 в сумматор 11, где и определяется порядковый номер минимального элемента в столбце, являющегося номером исходящего направления, передача информации по которому занимает минимальное время. Сигнал с сумматора 11 поступает на соответствующий выбранному исходящему направлению статический триггер в блок 12, с которого на выход 23 выдается сигнал, переключающий путь передаваемой информации в коммутационной системе.

Образование матрицы регенерации.

В этом режиме на вход 17 от главного ЦКС поступает новая матрица регенерации. Матрица записывается в блок

7 и поэлементно тактовыми импульсами с блока 3 считывается во второй сумматор 15 на вход сумматора. Одновременно с блока 5 через блок 7 считывается матрица рельефов. В бло881752 ке 7 число транзитных участков в пути преобразуется в усредненную оценку задержки в пути. Полученные величины поэлементно суммируются с сооТветствующими элементами матрицы регенерации и результат суммирования. запоминается поэлементно в первом регистре. Затем результат суммирования суммируется в третьем сумматоре

-14 с соответствующими элементами вектора состояния исходящих направлений, считываемых с регистра 6. Результат суммирования по командам с блока 3 считывается в блок 9.

Обновление матрицы рельефа. На вход блока 1 приходит код адреса направления, откуда получена информация о рельефе. Сам же вектор минимальных весов поступает с входа 16 на регистр

40 в блоке 5 записывается большое число, 45

Обновление вектора состояния направлений. От устройств контроля ЦКС по входу 21 в блок 3 поступает сигнал о необходимости обновления вектора состояния направлении. После это- 55 го сигналами из блока 3 информация о величинах задержек в очередях по входу 21 устройства считывается в регистр б, где хранится до следующего обновления. Дальнейшее обновление ц матрицы маршрутов в блоке 9 происходит так же, как и в описанных режимах.

Работа блока управления происходит следующим образом. 65

4, где принимается и запоминается.

Далее вектор минимальных весов считывается в блок 5 (на место устаревшей строки . С блока 5 матрица рельефов по столбцам поступает в кодопреобразователь, где производится ее преобразование. Дальше корректировка матрицы маршрутов аналогична режиму обновления матрицы регенерации. Кроме этого, по сигналам с блока 3 по столбцам матрица рельефа поступает через элемент HJIH 10 в сумматор 11, где выделяется минимальный элемент, к которому прибавляется единица.

Результат суммиронания записывается в регистр 4. Аналогичным образом в регистр 4 по порядку записываются результаты суммирования из всех столбцов. Образованное слово с ныхода

22 устройства выдается на соседние

ЦКС. При выходе из строя смежного направления, адрес вышедшего направления поступает на вход 18 блока 1, где производится дешифрация этого адреса. Одновременно с блока 3 по сигналу от системы контроля, поступающего на вход 21 во все элементы ныбранной строки матрицы рельефов, после этого производится формирование слова для передачи на соседние ,ЦКС описанным ранее способом, а также осуществляется корректировка матрицы маршрутов в блоке 9.

На счетчик 26 поступают импульсы от генератора импульсов 30, при заполнении счетчика на его выходе образуется сигнал обращения к постоянной памяти 25, по которому постоянная память вырабатывает сигналы управления устройством в соответствии с адресом, установленным на втором счетчике ?8. Данный счетчик меняет свое состояние, а следовательно, и адрес выбора сигналов управления от импульса обращения к постоянной памяти, следующего на него через элемент задержки 27. Постоянная память постоянно вырабатывает импульсы, следующие на счетчик 26, и устанавливает в последнем необходимый интервал между импульсами обращения к постоянной памяти. Кроме того, импульсы с генератора 30 через элемент И 29 при наличии сигналов с системы контроля (вход 21) отпирающих элемент И, поступают на второй регистр устройства для постоянного обновления информации о длинах очередей.

Данное устройство позволяет сократить количество дорогостоящих каналов связи при обслуживании заданного объема графика с заданным количеством за счет более эффективного использования каналов связи, сократить объем дорогостоящих буферных накопителей при обслуживании заданного объема графика с заданным качеством за счет более высокого быстродействия устройства распределения потоков информации, значительно уменьшить вероятность блокировки узлов коммутации из-за перегрузок в периоды скачкообразного изменения нагрузки на сеть, сократить время доведения информации.

Формула изобретения

1. Устройство для распределения потоков информации, содержащее приемно-передающий регистр, первый и второй информационные входы которого соединены соотнетственно с первым входом устройства и с первым выходом первого сумматора, первый и второй входы которого соединены соответственно с выходом элемента ИЛИ и с первым выходом блока управления, второй, третий, четвертый и пятый выходы которого соединены соответственно с первыми входами блока дешифрации адреса узла назначения, блока памяти рельефа, блока дешифрации адреса направления и блока памяти направления, второй вход и выход которого соединв" ны соответственно со вторым выходом первого сумматора и с первым выходом устройства, перный и второй разрядные выходы приемно-передающего регистра соединены соответственно со вторым входом блока памяти рельефа и со вто881752 рым выходом устройства, первый выход и третий вход блока памяти рельефа соединены соответственно с первым входом элемента ИЛИ и с первым выходом блока дешифрации адреса направления, второй вход которого является вторым входом устройства, второй вход блока дешифрации адреса узла назначения является третьим входом устройства, вход блока управления является четвертым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьЫения быстродействия, в него введены блок памяти маршрутов, два сумматора, два регистра, блок памяти матрицы регенерации, дешифратор и шифратор, причем первый, второй с входы и выход., блока памяти матрицы реГенерации соединены соответственно с шестым выходом блока управления, пятым входом устройства и с первым входом второго сумматора, второй вход 20 и выход которого соединены соответственно с выходом шифратора и с информационным входом первого регистра управляющий вход и выход которого соединены соответственно с седьмым вы- р ходом блока управления и с первым входом третьего сумматора, второй вход и выход которого соединены соответственно с выходом второго регистра и с первым входом блока памяти маршрутов, второй, третий входы и выход которого соединены соответственно с выходом блока дешифрации адреса узла назначения, с восьмым выходом блока управления и со вторым входом элемента ИЛИ, первый и второй информационные входы второго регистра соединены соответственно с шестым входом устройства и со вторым выходом блока дешифрации адреса направления, управляющий вход второго регистра соединен с девятым выходом блока управления, второй выход блока памяти рельефа соединен с входом дешифратора, выход которого соединен со входом шифратора.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор импульсов, два счетчика, элемент задержки, постоянную память и элемент И, причем выход генератора импульсов соединен с первыми входами первого счетчика и элемента И, второй вход и выход которого являются соответственно входом и седьмым выходом блока, выход первого счетчика соединен с первым входом постоянной памяти и через элемент задержки с входом второго счетчика, выход которого соединен со вторым входом постоянной памяти, первый выход которой соединен со вторым входом первого счетчика, са второго по девятый выходы постоянной памяти являются соответственно с первого по шестой, восьмой и девятый выходами блока.

Источники информации, принятые во внимание при экспертизе

1. МизИн И.A. и др. Передача информации в сетях коммутацией сообщений. М., "Связь", 1977.

2. Лаптев В.И. Принцип построения блока выбора направлений устройств управления коммутируемой сетью связи. Автоматы и управление сетями связи. М., "Наука", 1971 (прототип) .

881752.

f6

f7

Составитель Г.Пономарева

Редактор Н.Ромжа Техред М.Рейвес Корректор М. Шароши

Заказ 9975/74 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная,4