Стековое запоминающее устройство
Патент 881863
Авторы
Классы МПК
Стековое запоминающее устройство
Иллюстрации
Реферат
Союз Советских
Социалистических
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (n)881863 (61) Дополнительное к ввт. свид-ву(22) Заивлеио 071279 (21) 2848206/18-24 (51)М. Кл з
G 11 С 19/00 с присоединением заявки М(23) ПриоритетГосударствеииый комитет
СССР ио делам изобретеиий
N открытий
Опубликовано 15.1181,, Бюллетень М42 (53) УДК 681. 327. 6 (088 ° 8) Дата опубликования описания 151181
1
A.Ê.Ãoëîâàí н А.И.Верезен о;<
1 (72) Авторы изобретения (71) Заявитель (54) СТЕКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО
Наиболее близкой по технической сущности к изобретению является стековая память, содержащая блок регистров, группу элементов ИЛИ, первую группу элементов И, регистр управления, инверсные выходы разрядов которого соединены соответственно с первымн входами элементов И первой группы, инверсный выход первого разряда этого регистра, кроме того, соединен с первым выходом стековой памяти, прямые выходы разрядов регистра, начиная с первого и кончая предпоследним, соединены соответственно со вторыми входами элементов И первой группы, начиная со второго.и кончая последним, прямой выход последнего разряда регистра управления соединен со вторым выходом стековой памяти, второй вход первого элемента И первой группы соединен с первым входом стековой памяти, а выходы элементов И первой группы соединены с первыми входами соответствующих разрядов ре" гистра управления и с первыми входа" ми соответствующих регистров блока регистров, вторые входы каждого регистра начиная со второго и кончая последним соединены с прямыми выходами предыдущего регистра, а вторые входы
Изобретение относится к вычислительной технике и цифровой автомати- ке и может использоваться в ЭВМ, вычислительных устройствах, например, контроллерах периферийных устройств, и приборах цифровой автоматики для приема, хранения, выдачи, стирания и сжатия информации при обработке данных. Обычно стековая память использу- 0 ется при организации обращений к стандартным подпрограммам, при обработке прерываний и для временного хранения информации (в качестве буфера данных).
Известна информационная магазинная память, содержащая сдвиговой регистр из М запоминающих каскадов, адресный счетчик по модулю H„ схемы ввода и вывода. В режиме записи информационные единицы, хранимые в сдвиговом регистре, сдвигаются на один каскад, а адресный счетчик изменяет свое состояние на одну единицу. Таким образом, реализуется запоминающее устройство по принципу "первый в "ел- 25 первый выиел" 313 °
Недостатком известного устройства является то, что отсутствует возможность внести изменения в заданную последовательность информационных слов, хранящихся в нем.
881863 первого регистра блока регистров соединены со второй шиной входов стековой памяти, прямые выходы. последнего регистра соединены с соответствующи-ми выходами третьей шины, выходы элементов И первой группы, кроме того, начиная со второго и кончая последним соединены соответственно с первыми входами элементов HJ:"", группы, начиная с первого и кончая предпоследним, первый вход последнего элемента
ИЛИ группы соединен с третьим входом стековой памяти, выходы элементов
ИЛИ гругпы соединены со вторыми входами соответствующих разрядов регистра управления, а вторые входы элементов ИЛИ группы соединены с четвертым 15 входом стековой памяти. Каждому регистру блока регистров соответствует определенный триггер в регистре управления, причем единичное состояние этого триггера указывает, что в соответствующем регистре блока регистров имеется достоверная информация. Если триггер управления находится в нулевом состоянии, то это означает, что в соответствующем регистре блока регистров отсутствует достоверная информация и в этот регистр может быть записана информация с регистра блока регистров, имеющего адрес на единицу меньше, или со второй шины входов стековой памяти . 2).
Недостатком известного устройства являются узкие функциональные возможности. Оно не позволяет вносить каких-либо изменений в последовательность считываемых информационных слов, которая задается при записи.
Цель изобретения — расширение функциональных возможностей за счет возможности считывания и стирания информации из произвольного регистра 40 стековой памяти.
Указанная цель достигается тем, что в стековое запоминающее устройство, содержащее блок регистров, одни входы которого являются информационными входами устройства, элементы И первой группы, первый вход одного из которых является первым управляющим входом устройства, а первые входы других элементов Й первой группы под- О ключены к соответствующим первым выходам регистра управления, вторые входы элементов И первой группы подключены ко вторым выходам регистра управления, первые входы которого подключены к выходам элементов И пер- З вой группы, элементы ИЛИ, первый вход одного из которых является вторым управляющим входом устройства, а первые входы других элементов ИЛИ подключены к соответствующим выходам щ элементов И первой группы, вторые входы элементов ИЛИ объединены и являются третьим управляющим входом устройства, в него дополнительно введены коммутатор, информационные вхо- д ды которого подключены к выходам блока регистров, а выходы являются выходами устройства, управляющие входы коммутатора соединены с соответствующими выходами регистра управления, адресный дешифратор, выходы которого подключены к соответствующим управляющим входам коммутатора, а входы являются адресными входами устройства, элемент НЕ, выход которого подключен к соответствующему управляющему входу коммутатора, à его вход подключен к у: равляющему входу адресного дешифратора и является четвертым управляющим входом устройства элементы И второй группы, первые входы которых подключены к выходам элементов ИЛИ, вторые входы — к выходу элемента НЕ, а выходы — ко вторым входам регистра управления, третьи входы элементов ИЛИ являются группой управляющих входов устройства.
На чертеже представлена схема стекового запоминающего устройства.
Стековое запоминающее устройство содержит блок 1 регистров, группу элементов ИЛИ 2, первую группу элементов И 3, регистр управления 4, коммутатор 5, включающий первую группу элементов И-HE б, предпоследнюю группу элементов И-HE 7, последнюю группу элементов И-НЕ 8, а также адресный дешифратор 9, вторую группу элементов И 10, элемент HE 11, первый выход 12 (команда "Готовность к приему"), второй выход 13 (команда "Готовность к выдаче"), первый управляющий вход 14 (команда "Разрешение приема"), информационные входы 15, второй управляющий вход 16 (команда "Выход прочитан"), третий управляющий вход 17 (команда "Общий сброс" ), четвертый управляющий вход
18 (команда "Считывание" ), адресные входы 19, информационные выходы 20, группу управляющих входов 21 (команда "Селективный сброс").
Блок 1 регистров предназначен для приема, хранения и продвижения информации в стековой памяти. Группа элементов ИЛИ 2 предназначена для выполнения логической операции ИЛИ при установке в нулевое состояние всего регистра управления 4 или селективно отдельных его триггеров.
Первая группа элементов И 3 формирует команды приема информации s соответствующие регистры блока 1 регистров и команды установки триггеров регистра управления 4 в соответствующие состояния. Регистр управления 4 содержит столько триггеров, сколько регистров в блоке 1 регистров, и предназначен для управления приемом и продвижением информации в стековой памяти. Коммутатор 5, состоящий из групп элементов И-HE б — 8, количество которйх соответствует количеству регистров и блоке 1 регистров, обес881863
65 печивает считывание информации с того регистра блока 1 регистров, адрес которого подан на вход адресного дешифратора 9, Вторая группа элементов
И 10 обеспечивает блокировку цепей сброса в нулевое состояние триггеров регистра управления 4 при считывании информации из стековой памяти.
Элемент НЕ 11 обеспечивает инвертирование входной команды "Считывание", подаваемой на четвертый управляющий вход 18, которая определяет режим работы устройства.
Стековое запоминающее устройство работает следующим образом.
Имеется три основных режима работы. В первом режиме устройство работает как обычная стековая память с принципом функционирования "первый вошел — первый вышел". При этом на четвертый вход 18 подается низкий уровень напряжения, что соответствует отсутствию команды "Считывание" от внешнего источника. На выходе элемента НЕ 11 устанавливается высокий потенциал, который подается на управляющие входы последней группы элементов И-НЕ 8 коммутатора 5, тем самым на информационные выходы 20 всегда подаются выходы последнего регистра блока 1 регистров. Кроме того, низкий уровень напряжения команды
"Считывание", подаваемый на синхронизирующий вход адресного дешифратора
9, блокирует работу последнего, а поэтому на всех выходах дешифратора устанавливаются низкие уровни напряжения, которые подаются на соответствующие управляющие входы групп элементов И-НЕ 6 и 7 коммутатора 5, устанавливая все выходы последних в третье состояние (высокоимпедансное). что позволяет объединить одноименные выходы всех групп элементов И-НЕ 6
8 коммутатора 5. Входная и-раз— рядная информация подается от внешнего источника через информационные входы 15 на первый регистр блока 1 регистров. Продвижение информации в стековой памяти определяется состоянием триггеров регистра управления
4. Например, если в i-том триггере регистра управления 4 записана "единица", то информация, находящаяся в соответствующем i-том регистре блока регистров 1, является достоверной.
Если информация из i òoãî регистра переписана в (i+1) ый регистр, то
i-ый триггер в регистре управления
4 может быть установлен в "нуль" и информация в i-том регистре может быть заменена на информацию, находящуюся в (i-1)-ом регистре и т.д. до первого, триггера регистра управления 4, инверсный выход которого подается на первый выход 12 как команда "Готовность к приему" информации.
Если блок регистров 1 полностью заполнен информацией, то на первом вы5
55 ходе 12 низкий потенциал напряжения (команда "Готовность к приему"). Если поданная входная информация "провалилась" через весь блок регистров в последний регистр, то последний (К+1)-ый триггер регистра управления
4 устанавливается в единичное состояние и на второй выход 13 выдается команда "Готовность к выдаче". Если с информационных выходов 20 информация принята внешним приемником, то последний н стековую память выдает по второму управляющему входу 16 команду "Выход прочитан", которая подается через последний элемент группы элементов ИЛИ 2 и последний элемент И второй группы элементов И 10 на второй нход (К+1)-го триггера регистра управления 4, устанавливая последний н нулевое состояние, что разрешает запись в (K+1) -ый регистр блока регистров 1 информа ии из Ктого регистра, н К вЂ” тый из (К-1)-го и т.д. до первого регистра блока 1 регистров, когда инверсный выход первого триггера регистра управления 4 выдается на первый выход 12 как команда "Готовность к приему", указывая источнику входной информации, что стековая память готова к приему информации. Источник входной информации, приняв команду "Готовность к приему", выдает на первый управляющий вход устройства 14 команду "Разрешение приема", по которой информация с информа.— ционных нхоцон 15 принимаетс-i в первый регистр блока регистров 1 и далее асинхронно пересылается н стековой памяти до первого занятого регистра, которому соответствует единичное состояние триггера в регистре управления 4, Общий сброс стековой памяти производится подачей низкого потенциала (команда "Общий сброс") на третий управляющий вход 17.
Во втором режиме работы устройства (режим "Считывание" ) на адресные входы 19 подается н двоичном коде адрес регистра, с которого должна быть считана информация, который поступает на входы адресного дешифратора 9, а на четвертый управляющий вход 18 подается высокий уровень напряжения, что соответствует наличию команды
"Считывание", которая поступает на вход элемента HE 11 и синхронизирующий вход потенциально-импульсного адресного дешифратора 9. Только на одном выбранном выходе адресного дешифратора устанавливается высокий уровень напряжения, который подается на управляющие входы соответствующей группы элементов И-НЕ коммутатора 5, разрешая выдачу на информационные выходы 20 информации с выходов регистра, адрес которого был задан на входе адресного дешифратора 9, При этом на управляющие входы всех групп элементов И-НЕ, кроме выбранной, по881863 даются низкие уровни напряжений с выхода адресного дешифратора 9, а на последнюю группу 8 — с выхода элемента HE 11, которые выходы всех этих групп элементов И-НЕ переводят в третье состояние (высокоимпедансное). Броме того, команда "Считыва5 ние", подаваемая с выхода элемента
НЕ 11 на первые входы второй группы элементов И 10, блокирует изменение значений триггеров регистра управления 4 на время считывания информации из устройства, т.е. блокируется продвижение информации в блоке 1 регистров в направлении от первого регистра к последнему. После снятия команды "Считывание" автоматически уста- 15 навливается первый режим работы.
Третий режим работы устройства (режим "Сжатие" ) может работать только совместно с первым режимом работы. При этом на любой из группы уп- Я равляющих входов селективно может быть подан высокий уровень напряжения, который устанавливает соответствующий триггер регистра управления
4 в нулевое состояние, которое указы" 5 вает, что информация в соответствующем регистре блока 1 регистров недостоверная и может быть заменена информацией, содержащейся в регистре, адрес которого на единицу меньше.
Заметим, что при этом происходит сжатие информации в устройстве без изменения заданной последовательности, что обеспечивает более рациональное использование объема стековой памяти.
3S
По сравнению с известным предлагаемое устройство позволяет считывать информацию .иэ любого регистра стековой памяти и селективно стирать информацию из любого регистра. При 40 стирании происходит сжатие информации без нарушения последовательности, с которой она была записана.
Расширение функциональных возможностей стекового запоминающего устройства позволяет эффективно испольэовать его при цифровой обработке сигналов, при построении мультиплексорных и мультиблочных систем обработки данных. 50
1. Патент СШЬ Р 3992699, клР G 11 С 19/00, 1976.
2. Ав 3341/2841. 64 х 4 b l t s
first - in f irst - out memories.
Advanced И!сго Devices Inc., 1974, р.р. 5.51. - 5.56 (прототип).
Формула изобретения
Стековое запоминающее устройство, содержащее блок регистров, одни вхо-, 55 ды которого являются информационнымй входами устройства, элементы И первой группы, первый вход одного из которых является первым управляющим входом устройства, а первые входы других элементов Й первой группы подключены к соответствующим первым входам регистра управления, вторые входы элементов И первой группы под" ключены ко вторым выходам регистра управления, первые входы которого подключены к выходам элементов И первой группы, элементы ИЛИ, первый вход одного из которых является вторым управляющим входом устройства, а первые входы других элементов ИЛИ подключены к соответствующим выходам элементов И первой группы, вторые входы элементов ИЛИ объединены и являются третьим управляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности считывания и стирания информации из произвольного регистра, в него введены коммутатор, информационные входы которого подключены к выходам блока регистров, а выходы являются выходами устройства, управляющие входы коммутатора соединены с соответствующими выходами регистра управления, адресный дешифратор, выходы которого подключены к соответствующим управляющим входам коммутатора, а входы являются адресными входами устройства, элемент НЕ, выход которого подключен к соответствующему управляющему входу коммутатора, а его вход подключен к управляющему входу адресного дешифратора и является четвертым управляющим входом устройства, элементы И второй группы, первые входы которых подключены к выходам элементов ИЛИ, вторые входы - к выходу элемента ЙЕ, а выходыко вторым входам регистра управления, третьи входы элементов ИЛИ являются группой управляющих входов устройства.
Источники информации, принятые во внимание при экспертизе
881863
Составитель С.Шустенко
Редактор Л.Тюрина Техред З.фанта ХорректОр M.Kîñòà
Заказ 9985/79 Тираж 648 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4