Фазокорректирующее устройство с подстройкой частоты

Фазокорректирующее устройство с подстройкой частоты

Иллюстрации

Показать все

Реферат

 

Ф

Сеюэ Севетскиа

Сециапистическиа

° Республик

ОП ИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii) 882010 (6l ) Дополнительное к авт. саид-ву— (22) Заявлено 12.03.80 (21) 2892337/18-09 с присоединением заявки № (23) Приоритет— (51)М. Кд.

Н 04 L 7/02

9жударетаакяыб каяитат

СССР аю делан язебретеник н открытия (53) УЛК 621.394. .662 (088,8) Опубликовано 15.11.81. Бюллетень № 42

Дата опубликования ояисанмя 15.11.81 (72) Авторы изобретения

Ф. Г. Гордон, М. Я. Вертлиб и А. И. Сокол

i

1

1 (7l) Заявитель (54) ФАЗОКОРРЕКТИРУЮЩЕЕ УСТРОЙСТВО

С ПОДСТРОЙКОЙ ЧАСТОТЫ

Изобретение относится к электросвязи и Может быть использовано в схемах фазирования по тактам в синхронных системах передачи. данных.

Известно фаэокорректирующее устройство, содержащее делитель частоты íà IK-триггерах, даа элемента И и формирователь импульсов, первый и второй входы которого соединены соответственно с тактовым и информационным входами устройства, первый выход формирователя импульсов подключен к первым входам первого IK-триггера делителя частоты и первого элемента И, к второму входу которого подключен выход первого IK-триггера делителя частоты, нри этом выход первого элемента И подключен к первому входу второго IK-трйггера делителя частоты, ко второму и третьему входам которого подключен выход второго элемента И, к первому и второму входам которого подключены соответственно второй выход делителя частоты и второй выход формирователя импульсов, а третий вход второго элемента И объединен с третьим входом первого элемента И 11).

Однако известное устройство обладает низкой . точностью коррекции и низким быстродействием, в нем отсутствует возможность подстройки частоты под частоту информационной последовательности.

Цель изобретения — повышение точности коррекции и быстродействия устройства.

Цель достигается тем, что в фаэокорректирующее устройство с подстройкой частоты, содержащее делитель частоты íà IK-триггерах, два элемента И и основной формирователь импульсов, первый и второй входы которого соединены соответственно с тактовым и информационным входами устройства, первый выход основного формирователя импульсов подключен к первым входам первого I K-триггера делителя частоты и первого элемента И, к второму входу которого подключен выход первого !К-триггера делителя частоты, при этом выход первого элемента И подключен к первому входу второго IK-триггера делителя частоты, к второму и третьему входам которого подключен выход второго элемента И, к первому и второму входам которого подключены соответственно вто882010 рой выход делителя частоты и второй выход основного формирователя импульсов, а третий " вход второго элемента И объединен с третьим входом первого элемента И, введены дополнительный формирователь импульсов, третий элемент И, инвертор и решающий блок, при этом тактовый вход устройства подключен к первым входам дополнительного формирователя импульсов и решающего блока непосредственно и через инвертор к второму и третьему входам пер- 10 вого IK-триггера делителя частоты, а также к первому входу третьего элемента И и третьему входу первого элемента И, к четвертому входу которого, объединенному с четвертым и пятым входами первого IK-триггера делителя частоты, 15 подключен первый выход дополнительного формирователя импульсов, второй выход которого подключен к второму входу третьего элемента И, третий вход которого соединен со входом "добавление" устройства, а выход третьего 2р элемента И подключен к четвертому и пятому входам второго IK-триггера делителя частоты, информационный вход, вход "импульс коррекции" и вход "добавление" устройства соединены соответственно со вторым, третьим и четвер- 25 тым входами решающего блока, к пятому и шестому входам которого подключены соответственно второй и третий выходы делителя частоты, причем второй вход дополнительного формирователя импульсов объединен со вторым вхо-3п дом решающего блока, первый и второй выходы которого подключены соответственно к третьим и четвертым входам основного и дополнительно.

ro формирователей импульсов, а третий выход решающего блока подключен к пятому входу

35 дополнительного формирователя импульсов.

Кроме того, решающий блок содержит инвертор, два элемента И-НЕ, два элемента И и последовательно соединенные элемент ИЛИ и триггер, второй вход которого является первым

40 входом решающего блока, при этом выход инвертора подключен к первым входам первых элементов И-НЕ, а вход инвертора объединен с первыми входами вторых элементов И-НЕ и

И и является четвертым входом решающего блока, вторым и третьим входами которого явля45 ются соответственно вторые и третьи входы элементов И-НЕ и И, а выходы элементов И подключены ко входам элемента ИЛИ, причем четвертые входы первого элемента И-НЕ и второго элемента И, а также четвертые входы второго элемента И-HE и первого элемента И являются соответственно пятым и шестым входами решающего блока, первым, вторым и третьим выходами которого являются соответственно выходы первого и второго элементов И-НЕ и триггера.

Формирователь импульсов содержит последовательно соединенные элементы И и триггер, выходы которого являются первым и вторым выходами формирователя импульсов, первым и пятым входами которого являются входы триггера, а вторым, третьим и четвертым входами формирователя импульсов являются соответственно второй, третий и четвертый входы элемента И.

На чертеже представлена структурная схема предложенного устройства.

Устройство содержит основной формирователь 1 импульсов, дополнительный формирователь 2 импульсов, делитель 3 частоты, решающий блок 4, элементы И 5 — 7, IK-триггеры

8, 9, 10 элемент И 11, триггер 12, элемент

И 13, триггер 14, инвертор 15, элементы И-НЕ

16, 17, элементы И 18, 19, элемент ИЛИ 20, триггер 21, инвертор 22.

Устройство работает следующим образом.

Импульсы Т1 с тактового входа поступают через инвертор 22 на счетный вход первого

IK-триггера. 8, на выходе которого формируется деленная на два последовательность. Основной формирователь 1 импульсов формирует взаимно инвертированные импульсы положительной и отрицательной полярности при каждом поступлении фронта информации на вход формирователя 1 импульсов. Импульс отрицательной полярности запрещает поступление на счетный вход первого IK-триггера 8 одного счетного импульса ("вычитание"), осуществляемое каждым фронтом информационной последовательности. На элементе

И 5 осуществляется формирование коротких импульсов, длительность которых соответствует дпительности входных импульсов генератора импульсов, а фаза соответствует фазе сигналов на выходе первого IK-триггера 8. С этой целью на элементе И 5 осуществляется запрет отрицательными импульсами основного формирователя 1 импульсов, т.е. формируется последовательность импульсов, количество которых соответствует количеству перепадов, переносимых на второй IK-триггер 9. Элемент И 6 совмещает функции фазового дискриминатора (сравнеиие фазы входной информации с синхронным тактом на выходе делителя частоты) и формирователя коротких импульсов, длительность которых равна длительности входных импульсов генератора импульсов, при этом эти импульсы сдвинуты по фазе относительно импульсов переноса. Таким образом, на выходе элемента И 6 формируется короткий импульс в соответствующей фазе, если синхронный такт Т1 — 1 (выход делителя 3 частоты отстает по фее от фронта входной информации) .

Импульсы на выходе элемента И 5 являются сигналами, переносимыми из первого sa второй разряд делителя 3 частоты, а импульсы на выходе элемента И 6 являются сигналами добавления для смещения фазы синхронного такта (вы5 88201

25

Варианты

Сигналы управления по фазе

В вариантах 1 и 2 импульсы коррекции фазы и частоты не должны осуществлять воздействие на фазокорректирующее устройство. В вариантах З5

3 и 4 должно осуществляться двойное воздействие.

55 ход делителя 3 частоты). При объединении сигналоо с элементов И 5 и И 6 на входе (К-триггера 9 формируется результирующий суммарный сигнал.

Управление фазокорректирующего устройства иь(пульсами коррекции частоть1 осуществляется так же, как и от фронтов информации, только в этом случае работает дополнительный формирователь 2 импульсов, на вход которого поступают импульсы коррекции частоты, а на выход. формируются импульсы как отрицательной полярности, поступающие на третий вход первого IK-триггера 8 и элемента И 5, так и импульсы положительной полярности, поступающие на вход элемента И 7. С помощью этих импульсов осуществляется запрет одного импульса на входе IK- триггера 8 и добавление одного импульса (если поступает сигнал "добавление" на входе второго IK-триггера 9.) .

Если импульсы коррекции фазы и частоты поступают в одном тактовом интервале, то возможно четыре варианта работы устройства, приведенные в таблицу .("+" — сигнал "добавление"; "—" — сигнал "вычитание").

Сигналы управления по частоте

При работе устройства по информационному входу должно осуществляться "добавление", а по входу коррекции частоты "вычитание" (вариант 1). В этом случае на вход формирователей

1 и 2 импульсов поступают импульсы положительной полярности. На элемент И-НЕ 16 решающего устройства поступает положительный импульс фронта информации, импульс коррекции, сигнал добавление из делителя 3 частоты и положительный сигнал "вычитание", сформированный поступающим через йнвертор IS низким уровнем на входе "добавление". На выходе элемента И-НЕ 16 формируется отрицательный импульс, запирающий элементы И 11 (13) формирователей 1 (2) импульсов, на выходе которых не формируются импульсы подстройки. Аналогично работает устройство и в случае варианта.

2, т.е. когда по информационному входу должно осуществляться "вычитание", а по входу коррекции частоты "добавление". Только в этом слуЧае запрещающий сигнал формируется элементом

И-НЕ 17. При работе устройства в случае варианта 3 должно осуществляться добавление" как фронтом информации, так и импульсом коррекции частоты. В этом случае в первом такте формирователи 1, 2 импульсов формируют сигналы положительной и отрицательной полярности, поступающие на элементы И 5 — 7. При этом осуществляется операция "добавление" и соответствующий сдвиг фазы в делителе 3 частоты. Одновременно формируется импульс положительной полярности на выходе элемента И 19, который через элемент ИЛИ 20 поступает на вход триггера 21, на выходе которого формируется импульс отрицательной полярности, поступающий на S-вход 0-триггера 14. В этом случае триггер 14 остается в состоянии 1 еще на один такт, пропуская через элемент И 7 два импульса тактовой частоты, а, следовательно, в фазокоррек* тирующем устройстве осуществляется двойное управляющее воздействие.

Аналогично работает устройство и по варианту 4, только в этом случае работает элемент И

18. Дополнительный формирователь 2 импульсов отрицательным импульсом двойной длительности вычитает на входе первого триггера 8 два импульса тактовой частоты; положительный импульс дополнительного формирователя 2 импульсов запрещается на входе элемента И 7 сигналом

"вычитание* (отрицательным уровнем, поступающим по входу "добавление" ).

Технико-экономический эффект устройства состоит в повьппении точности и быстродействия корректирования либо, при сохранении прежней точности, позволяет понизить требования к стабильности и точности настройки задающих генераторов (например, к исключению термостатирования генераторов) .

Формула изобретения

1. Фазокорректирующее устройство с подстройкой частотй, содержащее делитель частоты на IK-триггерах, два элемента И и основной формирователь импульсов, первый и второй входы которого соединены соответственно с тактовым и информационным входами устройства, первый выход основного формирователя импульсов подключен к первым входам первого (К-триггерaделитeля частоты и первого элемента И, к второму входу которого подключен выход первого (К-триггера делителя частоты, при этом выход первого элемента И подключен к первому входу второго IK-триггера делителя частоты, к второму и третьему входам которого подключен выход второго элемента И, к первому и второму входам которого подключены соответственно второй выход делителя частоты и второй выход основного формирователя им882010

7 пульсов, а третий вход второго элемента И объединен с третьим входом первого элемента

И, о т л и ч а ю щ е е с я тем, что, с целью повышения точности коррекции и быстродействия, в устройство введены дополнительный формирователь импульсов, третий элемент И, инвертор и решающий блок, при этом тактовый вход устройства подключен к первым входам дополнительного формирователя импульсов и решающего блока непосредственно и через инвертор - о к второму и третьему входам первого IK-триггера делителя частоты, а также к первому входу третьего элемента И и третьему входу первого элемента И, к четвертому входу которого, объединенному с четвертым и пятым входами

IK-триггера делителя частоты, подключен первый выход дополнительного формирователя импульсов, второй выход которого подключен к второму входу третьего элемента И, третий вход которого соединен со входом "добавление" устройства, а выход третьего элемента И подключен к четвертому и пятому входам второго IK-триггера делителя частоты, а информационный вход, вход импульс коррекции" и вход

"добавление * устройства соединены соответственно со вторым, третьим и четвертым входами решающего блока, к пятому и шестому входам которого подключены соответственно второй и третий выходы делителя частоты, причем второй вход дополнительного формирователя импульсов объединен со вторым входом решающего блока, первый и второй выходы которого подключены соответственно к третьим и четвертым входам основного и дополнительного формирователей импульсов, а третий выход решающего блока подключен к пятому входу дополнительного формирователя импульсов.

2. Устройство по п. 1, о т л и ч а ю щ ее с я тем, что решающий блок содержит инвертор, два элемента И-НЕ, два элемента И и последовательно соединенные элементы ИЛИ и триггер, второй вход которого является первым входом решающего блька, при этом выход инвертора подключен к первым входам первых элементов И-HE и И, а вход инвертора объединен с первыми входами вторых элементов И-НЕ и И и является четвертым входом решающего блока, вторым и третьим входами которого являются соответственно вторые и третьи входы элементов И-НЕ и И, а выходы элементов И подключены ко входам элемента ИЛИ, причем четвертые входы первого элемента И-НЕ и второго элемента И, а также четвертые входы второго элемента И-НЕ и первого элемента И явс ляются соответственно пятым и шестым входами решающего блока, первым, вторым и третьим выходами которого являются соответственно выходы первого и второго элементов И-НЕ и триггера..

3. Устройство по и. 1, о т л и ч а ю щ ее с я тем, что формирователь имнулъсов содержит последовательно соединенные элемент И и триггер, выходы которого являются первым и вторым выходами формирователя импульсов, первым и пятым входами которого являются входы триггера, а вторым, третьим и четвертым входами формирователя импульсов являются соответственно второй, третий и четвертый входы элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р б98146, кл Н 04 L 7/02 1978 (прототип).

Составитель Г. Лерантович

Редактор С. Запесочный Техред И. Нинц Корректор О. Билак

Заказ 10000/87 Тираж 701 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4