Логический анализатор

Логический анализатор

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е <,883891

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 13. 03. 801(21) 2899963/18-24 (51)М. Кл. с присоединением заявки М

G 06 F 3/14

)асудврстееииый комитет (23) П риорнтет—

Опубликовано 23. 1 1 81. Бюллетень J% 43 оо делен изобретений и открытий (53) УДК 681. 32 (088.8) Дата опубликования описания 23.1 1.81

P.Ø.Àñàíîâ, В.Н.Токарев, Д.И.Исм и А.С.Мандрак

Н Долгов

Ф 41,.:;р (72) Авторы изобретения

Щт > ° . (71) Заявитель (54) ЛОГИЧЕСКИЙ АНАЛИЗАТОР

Изобретение относится к автоматике и вычислительной технике и может быть использовано при исследовании цифровых приборов.

Известно устройство отображения цифровой информации при помощи ре— гистра, синхронизируемого осциллографом, которое содержит регистры, стробируемую регулируемую линию задержки, элементы И, отображение инфорto мации осуществляется на светодиодах или аналогичных дискретных индикаторах (1) .

Наиболее близким по технической сущности к предлагаемому изобре15 тению является устройство, содержащее последовательно-параллельный регистр, выходной регистр, индикатор на светодиодах, схему задержки,элемент И,элемент НЕ.Задержка запускающего импульса производится при помощи стробируемой задержанной развертки осциллографа. Информация на экране осциллографа не отображается,,Последний просто обеспечивает индикацию времени и, в том числе, обозначает начало последовательного слова, отображаемого на светодиодах.

Когда закончится временной интервал, определяемый задержкой,. стробируемый задержанный выход осциллографа разрешает синхроимпульсу проверяемого прибора произвести сдвиг последовательного регистра, в результате чего, в него вводятся последовательные данные (2).

Недостатком известного устройства является то, что оно. отображает на светодиодном экране неизменяемый строго определенный временной интервал, равный

tell и где Т вЂ” отображаемый временной интервал; — период следования синхроимСи пульсов; количество световых ячеек (светодиодов) 88389) )5 и не позволяет оперативно перестраивать форматы изображения в процессе работы. Кроме того, устройство может работать только совместно с осциллографом.

Цель изобретения — расширение функциональных возможностей устройства путем обеспечения оперативного изменения анализируемого временного интервала.

Поставленная цель достигается тем, что в логический анализатор, содержа— щий информационный .регистр, выходной регистр, элементы индикации; управляемый элемент задержки,.первый элемент

И, элемент НЕ, причем первый выход управляемого элемента задержки соединен с первым управляющим входом информационного регистра, второй выход — c первым входом первого элемента И, выход которого соединен со вторым управляющим входом информационного регистра, выходы. которого через выходной регистр соединены с элементами индикации, а выход последнего разряда соединен со входом элемента

EIE, выход которого соединен со вторым входом первого элемента И, введены генератор тактовых импульсов, элемент

ИЛИ, делитель частоты, триггер и второй элемент И, причем выход генератора тактовых импульсов соединен с первым входом элемента ИЛИ, второй вход которого соединен с синхронизирующим входом логического анализатора, а выход соединен с третьим входом управляемого элемента задержки, второй вход которого соединен с управляющим входом выходного ре- . гистра и выходом второго элемента

И, первый вход которого соединен с выходом последнего разряда информационного регистра, второй вход— соединен со вторым выходом управляемого элемента задержки, третий . вход — с выходом элемента ИЛИ, выход которого соединен со входом делителя частоты„выход которого соединен с третьим входом первого. элемента

И и вторым входом триггера, первый вход которого соединен с информационным входом логического анализатора, а выход — с последовательным входом информационного регистра.

На чертеже представлена блок-схема логического анализатора.

Лнализатор содерхап генератор

1 тактовых импульсов, элемент HJM

2, управляемый элемент 3 задержки, делитель.4 частоты, элемент HE 5, первый элемент И 6, триггер 7 "Прием", информационный регистр 8, второй элемент И 9, выходной регистр !О, элементы 1! индикации, информационный вход "Вход последовательных данных" (шина 12), запускающий вход

"Запускающий сигнал" (шина 13) синхронизирующий вход "Вход синхроимпульсов" (шина 14) .

Приведенная схема относится к

8-бит словам последовательного типа, однако ее можно приспособить к слову любой длины, изменив число разрядов в регистрах.

Количество разрядов информационного регистра 8-девять,а выход— ного, регистра 10 — восемь. Количество регистров может быть более одного и соответствовать числу разрядов в исследуемой шине. Упорядоченная .матрица светодиодов более удобна для отображения двоичного числа, чем многоканаль— ный осциллограф, а выходной регистр позволяет исследовать однократные процессы.

Информационный регистр 8 преобразует последовательные данные в формат, необходимый для отображения на инпикаторе,используется для счета битов, образующих последовательные слова.

Выходной регистр 10 запоминает иолученное в результате преобразования слово в параллельной форме и управляет элементами 11 индикации, которые отображают данные. Предварительно последовательные данные вводятся в триггер 7 "Прием".

В информационный регистр 8 предварительно введены .единица в первый разряд и нули во все остальные. Синхроимпульсы проверяемого .прибора или тактовые импульсы генератора 1 тактовыхимпульсов (при работе от внутренней частоты устройства) производят сдвиг. информационного регистра 8, в результате чего.в последний вводятся. последовательные данные с триггера

7 "Прием". После подачи надлежащего количества сдвиговых импульсов единица, которая предварительно введена в первый разряд .информационного регистра 8, достигает последнего. разряда, чем запрещается прохождение дальнейших сдвиговых импульсов, в результате чего информационный регистр 8 удерживает необходимое число бит информации (в данном конкретном

883891 случае восьми) только что собранного

1 слова данных.

Регулируемый элемент 3 задержки предназначен для задержки и стробирования запускающего сигнала (шина

1 1 Код задержки устанавливается на тумблерах пульта управления устройства (пульт управления на схеме не показан) .

Когда закончится временной интервал, определяемый управляющим элементом 3 задержки, на первом входе элемента И 6 устанавливается разрешающий потенциал для импульсов масштабной частоты с делителя 4 частоты (1 — частота масштабная), которые производят сдвиг информационного регистра 8.

Делитель 4 частоты (формирователь масштабной частоты) определяет частоту следования сдвиговых импульсов в зависимости от кода масштаба, уста навливаемого на пульте управления устройства.

Кодом масштабной частоты устанавливается цена деления индикатора, например светодиодного.

Генератор 1 тактовых импульсов вырабатывает импульсы для синхронизации внешних сигналов. Устройство может работать и от внешних импульсов синхронизации (шина 14) .

Устройство работает соедующим образом.

Запускающий сигнал (шина 13) поступает на управляемый элемент 3 задержки, где стробируется и задерживается. Незадержанный стробированный импульс устанавливает единицу в первый разряд информационного регистра 8 и нули во все остальные. Когда закончится временной интервал, определяемый задержкой, синхронно с синхроимпульсом (импульс с генератора

1 или синхроимпульсами, поступающими по шине 14) элемента 3 задержки разрешает импульсам масштабной частоты произвести сдвиг информационного регистра 8. В результате чего в него вводятся последовательные данные, поступающие по цепи: шина 12, первый вход триггера 7 "Прием", выход триггера 7, информационный вход информационного регистра 8 °

После подачи надлежащего количества импульсов (в рассматриваемом случае восьми) единица, которая предварительно введена в первый разряд, достигает последнего, этим запрещается прохождение дальнейших сдви-говых импульсов (на второй вход элемента И, 6 поступает инвертированный сигнал с последнего разряда информационного регистра

8), в результате чего информационный регистр 8 удерживает 8 бит только что собранного слова.

Единица в последнем разряде информационного регистра 8 на входе элемента И 9 разрешает передачу данных из информационного регистра 8 в выходной регистр 10, который служит для управления элементами индикации (светоизлучающими диодами) .

Дискретный элемент 3 задержки позволяет задерживать просматриваемый интервал с дискретностью, зада-.

20 ваеиой частотой тактовых импульсов или внешних синхроимпульсов (шина 14), просматриваемый временной интервал можно изменять за счет изменения масштабной частоты f м. Код масштаба задается с пульта управления устройства и определяет частоту масштабных импульсов, являющихся сдвиговыми импульсами информационного регистра 8.

Предлагаемое устройство по срав30 нению с известным позволяет отображать информацию информационной шины много больших форматов, т.е., анализировать уровни на большем временном интервале, что следовательно, расширяет его у функциональные возможности.

С целью обеспечения работы устройства от собственных синхронизирующих импульсов оно дополнено генератором тактовых импульсов.

Кроме того, выполнение управляемого элемента задержки в виде дискретной логической схемы позволяет с большой заданной точностью задавать требуемую задержку начала анализируемого интервала и упростнть в общем устройство, Формула изобретения

Логический анализатор, содержащий информационный регистр, выходной регистр, элементы индикации, управляемый элемент задержки, первый элемент

И, элемент НЕ, причем первый выход управляемого элемента задержки соединен с первым управляющим входом информационного регистра, второй выход—

88389) Составитель А.Чеканов

Редактор H.Ðoãóëè÷ Техерд Ж.Кастелевич Техред В.Синицкая

Заказ 10232/73 Тираж 748 Подписчое

БПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 с первым входом первого элемента И, выход которого соединен со вторым управляющим входом информационного регистра, выходы которого через выходной регистр соединены с элементаmr индикации, а выход последнего разряда соединен со входом элемента НЕ, выход которого соединен со вторым входом первого элемента И, о т л и— ч а ю шийся тем, что, с целью расширения функциональных возможностей путем обеспечения оперативного изменения анализируемого временного интервала,в него введены генератор тактовых импульсов, элемент ИЛИ, делитель частоты, триггер и второй элемент И, причем выход генератора тактовых импульсов соединен с первым вхо- дом элемента ИЛИ, второй вход которого соединен r. синхронизирующим входом логического анализатора, а выход соединен с третьим входом управляемого элемента эацержки, второй вход которого соединен с управляющим входом выходного регистра и выходом второго элемента И, первый вход которого соединен с выходом последнего разряда информационного регистра, второй вход — соединен со вторым выходом управляемого элемента задержки, третий. вход — с выходом элемента ИЛИ, выход которого соединен со входом делителя частоты, выход которого сое—

rO динеи с третьим входом первого элемента И и вторым входом триггера, первый вход которого соединен с информационным входом логического анализатора, а выход — с последовательным входом информационного регистра.

Источники информации, принятые во внимание при экспертизе

Патент США Р 4040025, кл. 6 06 1= 3/14, 1976.

2. "Управляемый от осциллографа регистр для запоминания последова— тельных данных,-"Электроника", США, 1976, с. 60-62 (прототип).