Преобразователь кода грея в позиционный код

Преобразователь кода грея в позиционный код

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (tij 883892 (61) Допоолнительное к ввт. саид-ву (22) Заявлено 04.03. 80 (21) 2892491/18-24 с присоединением заявки № (23) Приоритет

Опубликввано 23.11.81. Бюллетень № 43

Дата опубликования описания 23 . 11 . 81 (53)М. Кл.

G 06 F 5/02

Гоеударатвеииый комитет (53) Уд К 681 . 325 (088.8) оо делам нзеоретеиий и атирытий (® - е

Л.Ф.Павличенко, А.В.Злодеев, Е.С.Ивано, А,йайезбатченко, х%„яф„Фу Г.@ и ..., и Л.Е,Игнатов йД 11 " ; ГЦРи,;ййьди

Научно — исследовательское объединение Ац щртгармйпл (72) Авторы изобретения (71) Заявитель (54). ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ

В ПОЗИЦИОННЫЙ КОД

Изобретение относится к аь оматике и вычислительной технике и жжет быть использовано при построен.и преобразующих устройств, в частности к аппаратуре автоматического управления положением проходческих машин.

Известен преобразователь кода

Грея в двоично-десятичный код, содержащий группы полусумматоров, регистр сдвига, состоящий из тетрад, и группу блоков коррекции (11.

Недостаток известного устройства состоит в невозможности преобразования в другие позиционные коды и в низком быстродействии.

Наиболее близким к предлагаемому по технической сущности и схемному построению является преобразователь кода Грея в позиционный код, содержащий группу из (n- 1)-го элемента

ИСКЛНЧА10. 1ЕЕ ИЛИ, где и — число разрядов преобразуемого кода, первые входы которых соединены с входами преобразователя, и регистр результата, вход первого разряда которого соединен с выходом первого элемента ИСКЛЛЧА!ОЩЕЕ ИЛИ группы, второй вход 1-го (i=2 )(и-2) элемента ИСКЛ13ЧА ОЩЕЕ ИЛИ группы, соединен с выходом (i+1)-го элемента ИСКПОЧАИЩЕЕ

ИЛИ группы, второй вход (n-1)-го элемента ИСКЛИЧАЮЩЕЕ ИЛИ группы соединен с входом п-го разряда преоб1О разователя 2 .

Недостаток известного преобразователя состоит в большой сложности и, как следствие1низкой надежности.

Цель изобретения — упрощение пре15 образователя и повышение надежности.

Поставленная цель достигается тем, что преобразователь кода Грея в позиционный код, содержащий группу из

20 (и-1) -го элемента ИСКЛВЧАИЩЕЕ ИЛИ (1=2 (п-2), где n — число разрядов преобразуемого кода, первые входы которых соединены со входамн преобразователя и регистр результата, вход пер8838 ного разряда которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ группы, второй вход i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединен с выходом (1+1)-го элемента HCIUIt

ЧА10ЩЕЕ ИЛИ группы, второй вход (и1)-го элемента ИСКЛЮЧАПЩЕЕ ИЛИ группы соединен с входом и-го разряда преобразователя, содержит (и-3) суммирующих блоков, (и-3) блока вычисления значения разряда, два элемента НЕ и группу из (n-4)-х элементов НЕ, вход 1-го элемента НЕ группы()=1 (n-4) соединен с выходом j-ro блока вычисления значения разряда и с первым входом j-ro суммирующего блока, второй вход которого соединен с выходом (j+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с первым входом j-ro блока вычисления значения

20 разряда, второй и третий входы которого соеДинены соответственно с первым и вторым выходами (j+1)-го суммирующего блока, первый выход которого соединен с третьим входом J-го суммирующего блока, первый и второй выходы первого суммирующего блока соединены соответственно с входами второго и третьего разрядов регистра результата, выход 1.-го элемента

HE группы соединен ео входом (j+3)-ro разряда регистра результата, выход (n-3).-го блока вычисления значения разряда соединен со входом и-го разряда регистра результата и через первый элемент HI." — с первым входом (n"3)-ro суммирующего блока, второй вход которого соединен с выходом (n-2)-го элемента ИСКЛОЧА10ЩЕЕ ИЛИ группы и с первым входом (и-3)-го блока вычисления значения

40 разряда, второй вход которого соединен с выходом (и-1)-го элемента ИС—

КПОЧАЮЩЕЕ ИЛИ группы и с третьим входом (и-3)-го суммирующего блока, третий вход (n-3)-го блока вычисления значения разряда соединен с входом n-ro разряда преобразователя, выход второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ группы через второй элемент НЕ соединен с четвертым входом первого S0 суммирующего блока и со вторым вхо— дом первого элемента ИСКГИЧА10ЩЕЕ ИЛИ группы.

При этом в преобразователе блок вычисления значения разряда содер- И жит первый и второй элементы И-НЕ, выход второго элемента И-НЕ является выходом блока вычисления значения

92 Д разряд», а ntpHI4» вход соединен с выходом первого элемент» И-111 ., первый и второй входы которого являются соответственно первым и вторым входами блока вычисления значения разряда, третий вход которого соединен с вторым входом второго элемента И-НЕ, второй элемент И-НЕ в (n-3)-м блоке вычисления значения разряда заменен на элемент ИСКЛИЧА10ЩЕЕ ИЛИ.

Кроме того, в преобразователе суммирующие блоки содержат элемент

И-НЕ и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых являются соответственно первым и вторым выходами суммирующего блока, первый вход элемента

И-НЕ является первым входом суммирующего блока и соединен с первым входом первого элемента ИСКПЮЧАОЩЕЕ ИЛИ, второй вход которого во всех суммирующих блоках, кроме первого, является вторым входом суммирующего блока и. соединен со вторым входом элемента И-НЕ, второй вход элемента И-HE первого суммирующего блока является вторым входом суммирующего блока, второй вход второго элемента ИСКЛ0ЧАЮЩЕЕ ИЛИ является третьим входом суммирующего блока, второй вход первого элемента ИСКЛОЧАЮЩЕЕ ИЛИ в первом суммирующем блоке является четвертым входом суммирующего блока.

На чертеже представлена блок-схема преобразователя.

Преобразователь кодов содержит регистр 1 результата, входы 2 преобразователя, блоки 3-5 вычисления значения разряда, суммирующие блоки

6-8, соединенными поочередно-последовательно, причем выходы каждого блока. вычисления значения разряда соединены еще и с соответствующими входами регистра 1 результата, группу 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, содержащую (и-1) элемент, где n — число разрядов преобразуемого кода, группу 10 из элементов НЕ, содержащую (n-4) элемента, элементы HE 11-1

Блоки вычисления значения разряда содержат элементы И-НЕ 13-15, причем блок вычисления значения разряда с первого по (n-2)-ый содержат еще вторые элементы И-НЕ 16-17, а (и-3)-ий блок содержит элемент ИСКПОЧАЮЩЕЕ

ИЛИ 18.

Суммирующие блоки 6-8 содержат элементы И-НЕ 19-21, первые элемевты

ИСКЛЮЧАЮЩЕЕ ИЛИ 22-24 и вторые э-re менты ИСКЛЮЧАЮЩЕЕ ИЛИ 25-27.

5 Я

На чертеже представлен пример реализации шестиразрядного преобразователя кода. На входы преобразователя поступает код Грея, что позволяет максимально задавать 47 единиц. При цене младшего разряда равной 10 мин максимальное значение угла равно

7 50 .

Предлагаемый преобразователь осуществляет двухэтапное преобразование входного кода Грея в двоичный код, а затегл в позиционный код со следующими значениями весов разрядов

24, 12, 6, 4, 2 и l.

Преобразователь работает следующим образом.

Сигнал младшего разряда кода Грея группой 9 элементов ИСКЛЧЧАИЩЕЕ ИЛИ преобразуется в инверсный сигнал двоичного кода и поступает на вход младшего разряда регистра 1. Остальные сигналы преобразуются в двоичный код и поступают на входы с весами 2

5 ...,2 блока 3 вычисления значения разрядов и суммирующих блоков 6-8 соответственно.

В таблице представлены сигналы на выходах блоков 3-5 и суммирующих блоков 6-8 в зависимости от комбинаций сигналов "1" и "0" на их входах.

Если на три входа блока 3 поступают сигналы "110" соответственно, то с его выхода сигнал "0", инвертированный элементом НЕ 11 и сигнал и tt

1 поступают на вход старшего раз- ряда регистра результата и на первый вход суммирующего блока 6, на третьем входе которого будет сигнал

1I tt

1, такои же, к ак и н а втором входе блока 3, а н а третьем входе, к ак и н а первом входе 3 — " 0 ", т . е . н а трех входах суммирующего блока 6 будет " 1 ) 0 " . Тогда с первого с уммирующе го блока 6 сигнал " l и ос тупае т на второй вход блока 4, а с о второго выхода " 0 ч — на третий вход блока 4 . На третий вход суммирующего блока также поступает " 1 " . При поступлении сигнала " 0 " с входа с весом 2 на первый вход блока 4, в торо и вход суммирующего блока 7 и на входах блока 4 о кажу т с я сигналы

" 0 1 0" а на выходе — " ) ", которая поступает н а первый вход суммирую— ще го блока 7, и а входах которого о к а83892 жется "110", а на выходах — "0" и

lt ч ! соответственно. Выходные сигналы суммирующего блока 7 поступают на соответствующие входы блока 5 у и суммирующего блока 8, на входах которых окажутся "010" и "110" соответственно. Выходные сигналы

"1" блоков 4 и 5 инвертированные элементами HF. 10 поступают на соответствующие входы регистра результата, а выходные сигналы суммирующего блока 8 поступают на соответствующие входы регистра !.

Для измерения угла в больших пре1у делах преобразователь кода строится на таких же блоках вычисления значений разрядов и суммирующих блоках, которые могут строиться и на других, различным образом соединенных элементах. Оптимальньм является решение, когда блоки 3-5 и суммирующие блоки выполнены на двухвходовых элементах И и ИСКХЮЧЫОЩИХ ИЛИ, а для преобразования двоичного кода и в двоично-десятичный на трехвходовых элементах.

Наличие блоков 3-5 и суммирующих блоков и соответствующих связей дает возможность повысить надежность преобразователя за счет простоты, сравнительно малого количества элементов и связей. Например, для преобразования двоичного кода в двоично-десятично-шестиричный известным преобразователем необходимо 47 эле33 ментов пяти типов, что составляет

25 корпусов, например, серии (176) .

Каждый элемент имеет от 3 до 12 линий связи с другими элементами в общей сложности 188 линий связи, в то

49 время как предлагаемое устройство реализуется схемой, которая включает.

24 элемента трех типов, заключенных в семи корпусах, и всего 33 линии связи.

В случае увеличения числа разрядов преобразуемого кода количество элементов и связей для известного устройства растет по экспоненте, а в предлагаемом устройстве — линейно.

Кроме того, предлагаемое устройство просто в изготовлении и компактно за счет того, что может быть выполнено на элементах трех типов, которые заключены в семи корпусах.

883892 о о о

О О О

О О 0 О о о о! 1 1 1

О О О

О ! О о о о о о о

1 1 О

1 ! О о о о о о о

Формула изобретения

lt

Преобразователь кода Грея в позиционный код, содержащий группу из (и-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (i=2- . (n-2), где n — число разрядов преобразуемого кода, первые входы которых соединены со входами преобразователя и регистр результата, вход первого разряда которого соединен с выходом первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ группы, второй вход i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединен с выходом (i+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, второй вход (и-1)-ro элемента ИСКЛЮЧАЮЩЕЕ

:. ИЛИ группы соединен с входом n-ro .-разряда преобразователя, о т л и— ч а ю шийся тем, что, с целью упрощения преобразователя и повьппения его надежности, он содержит (n-3) суммирующих блоков, (и-3) блока вычисления значения разряда, два элемента НЕ и группу из (n-4)-х элементов НЕ, вход 1-го элемента НЕ группы (1=1-:и-4) соединен с выходом j- го блока вычисления значения разряда и с первым входом j-го суммирующего блока, второй вход которого соединен с выходом (j+l)-го элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с первым вхо дом j-ro блока вычисления значения разряда, второй и третий входы которого соединены соответственно с первым и вторым выходами (j+1)-го суммирующего блока, первый выход которого соединен с третьим входом j-ro суммирующего блока, первый и второй выходы первого суммирующего блока соединены соответственно с входами второго и третьего разрядов регистра результата, выход 1-го элемента

НЕ группы соединен со входом (j+3)-го разряда регистра результата, выход (и-3)-го блока вычисления значения разряда соединен со входом и-го разряда регистра результата и через первый элемент НŠ— с первым входом (n-3)"го суммирующего блока, второй вход которого соединен с выходом (и-2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с первым входом (n-3)-ro блока вычисления значения разряда, второй вход которого соединен с выходом (и-1)-го элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ группы и с третьим входом (и-3)-ro суммирующего блока, третий вход (и-3)-ro блока вычисления значения разряда соединен с входом и-ro разряда преобразователя, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы через второй элемент НЕ соединен с четвертым входом первого суммирующего блока и со вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы.

2. Преобразователь, о т л и ч аю шийся тем, что в нем блок

883892

10 вычисления значения разряда содержит первый и второй элементы И-НЕ, выход второго элемента И-НЕ является выходом блока вычисления значения разряда, а первый вход соединен с выходам первого элемента И-НЕ, первый и второй входы которого являются соответственно первым и вторым входами блока вычисления значения разряда, третий вход которого соединен с вторым входом второго элемента И-НЕ, второй элемент И-НЕ в (n""3)-м блоке вычисления значения разряда заменен на элемент ИСКЗИЧАИЩЕЕ ИЛИ.

3. Преобразователь по пп. 1 и 2, о т л и ч а ю щ и и с я тем, что в нем суммирующие блоки содержат элемент И-НЕ и два элемента ИСКЛОЧАЮЩЕЕ ИЛИ, выходы которых являются соответственно первым и вторым выходами суммирующего блока, первый вход элемента И-НЕ является первым вхо.— дом суммирующего блока и соединен с первым входом первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого во всех суммирующих блоках, кроме первого, является вторым входом суммирующего блока и соединен со вторым входом элемента И-НЕ, второй вход элемента И-НЕ первого суммирующего блока является вторым входом суммирующего блока, второй

tO вход второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ является третьим входом суммирующего блока, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в первом суммирующем блоке является четвертым входом суммирующего блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке Ф 2198115/24, щ кл. G 06 F 5/02, опублик. 1976.

2. Патент Франции У 1594724, кл. G 06 F 5/00, опублик. 1972 (прототип).

883892

Составитель Н.Шеробанова

Редактор Н.Рогулич Техред А. Савка

Корректор Г.Назарова

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ )0232/73 Тираж 748

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Москва, Я-35, Раушская наб., д. 4/5