Устройство для суммирования чисел, представленных в системе счисления в остаточных классах

Устройство для суммирования чисел, представленных в системе счисления в остаточных классах

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

<„>883903 (61) Дополнительное к авт. сеид-ву— (22) Заявлено 030479 (2l) 2759219/18-24 (51)М. Кл.3 с присоединением заявки М9—

G Об F 7/72

Гвсуяарстаениыя коиктет

СССР яо ясаки изОбрствияя и открытий (23) Приоритет—

Опубликовано 23.11.81. Бюллетень Р 43

Дата опубликования описания 2П 181 (53) УДК б81.3:25 (088.8) (72) Авторы изобретения

А.P.Чачанашвили, В.Х.Хацкевич, A.A.Гварамия и Д.M.Cåáóà (11) Заявитель (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В СИСТЕМЕ СЧИСЛЕНИЯ

В ОСТАТОЧНЫХ КЛАССАХ

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах,. работающих в системе остаточных классов (СОК) .

Известно суммирующее устройство для чисел, представленных в системе счисления в остаточных классах, содержащее сумматор, блок переноса и блоки коррекции 113.

Известны также суммирукхяие уст-, ройства, содержащие сумматор, блок передачи, блок коррекции, инвертор и суммирующее устройство, содержащее регистры, сумматоры, блок управления и,избирательный блок (2) и (3).

Недостатком этих устройств. явля-. ется усложненность схем, что отрицательно влияет на взаимозаменяемость, технологичность и удобство эксплуатации.

Наиболее близким к предлагаемому по технической сущности является устройство для.суммирования чисел, представленных в системе счисления в . остаточных классах, каждый иэ n pasрядов .которого (n - число оснований

СОК) содержит анализатор, блок схемы совпадения, комбинационную логическую 39 схему и многоразрядный комбинационный двоичный сумматор, выход которого . подключен к комбинационной логической схеме и к выходу устройства через блок схем совпадения, другой выход комбинационного сумматора подключен ко входу анализатора, выход которого подключен к первому входу блока схем совпадения, выход комбинационной логической схемы соединен со вто-. рьве входом блока схем совпадения (4).

Недостатком известного устройства. также является его сложность.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что вместо и (по числу оснований СОК) различных по конструкции разрядов (блоков сложения) используется и одинаковых разрядов (блоков сложения), каждый из которых содержит элементы ИЛИ, регистры, дешифраторы и суммирующую матрицу, причем

Первые входы элементов ИЛИ первой . и второй групп соединены со входами соответствующих разрядов первого и второго слагаемых устройства, а выходы подключены ко входам первого и второго регистров соответственно, выходы которых соединены со входами

883903 схем 9-11 сравнения нет выходного сигнала, то промежуточная сумма является окончательной, т.е. g ° = р

Идентичность используемых разрядов (блоков сложения) позволяет использовать один отдельно взятый разряд для работы в последовательном режиме.

Использование новых связей выгодно отличает предлагаемое устройство от известных, так как уменьшается. число используемых типов изделий и отпадает необходимость в разработке различных суммирующих блоков, что сущЕственно повышает коэффициент

15 имозаменяемости устройства и улучшает эксплуатационные характеристики ус т ройс тв а .

2S

30 соответственно первого и второго дешифраторов, выходы которых подключены ко входам суммирующей матрицы, выходы которой соединены с выходами данного разряда устройства, а также содержит элементы И и три схемы сравнения, первые входы которых под. ключены к выходам суммирующей матрицы, вторые входы соединены с выходами первого и второго регистров и входами значения соответствующего модуля устройства соответственно, а выходы подключены ко входам элемента ИЛИ, выход которого подключен к управляющим входам элементов И первой

° и второй групп, вторые входы которых соединены со входами соответствующей константы устройства и с выходами суммирующей матрицы соответственно, выходы элементов И первой .и второй групп соединены со вторыми входами элементов ИЛИ соответствующих групп.

На фиг.1 показана блок-схема- устройства для суммирования; на фиг.2 схема суммирующего блока для одного основания.

Устройство содержит п разрядов 1 (блоков сложения по модулям Р„< Р <...

<Р„ <...< Р ), каждый из которых состоит из элементов И 2 и 3, элементов

ИЛИ 4-6 регистров 7 и 8, схем сравнения 9-11, дешифраторов 12 и 13 и суммирующей матрицы 14, осуществляющей суммирование чисел, представленных в системе остаточных классов.

Слагаемые А=(с „, 41@ ° ° °,Д„,„) и В=

=(Ъ„, ъ.. .(„) подаются одновременно. Суммированйе производится в два этапа. На первом этапе получается промежуточная сумма С (f„, )", ...,g„) где у,=(р.,Ъ„) read " n. На втором этапе складывается промежуточная сумма с константой К (о „,Ы, ...,О „ )

0 ) и получается окончательная. сумма С („, у, ..., g„) (Р.-Р пр. ()., gg. )Ч(у;

Устройство работает следующим обра 3 oi."..

Слагаемые (.; и „ через элементы

ИЛИ 4 и 5 записываются на регистры 7 и 8 соответственно. С выхода матрицы

14 получаем промежуточную сумму у.

1 по модулю Р

Промежуточкая сумма сравнивается с первым операндом, оо вторым операндом и с константой Р; . Сигнал на выход схемы 9 сравнения поступает тогда, когда „ <,1, Сигнал на выход схемы 11 сравнения поступает тогда, когда "„ < р., а на выход схемы 10 сравнения — когда ф„ 7, Р, Таким образом, если сигнал будет на выходе хоть одной схемы сравнения, то этот сигнал через элемент ИЛИ 6 и элементы И 2 и 3 дает разрешение на суммирование промежуточной суммы с константой о"; . Если же на выходах

3S

SS

d0

45 формула изобретения

Устройство для суммирования чисел, представленных в системе счисления в остаточных классах, содержащее в каждом разряде элементы ИЛИ, регистры, дешифраторы и суммирующую матрицу, причем первые входы элементов

ИЛИ первой и второй групп соединены со входами соответствующих разрядов первого и второго слагаемых устройства, а выходы подключены ко входам первого и второго регистров соответственно, выходы которых соединены со входами соответственно первого и второго дешифраторов, входы которых подключены ко входам суммирующей матрицы, выходы которой соединены с выходами данного разряда устройства, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит в каждом разряде элементы И и три схемы сравнения, первые входы которых подключены к выхбдам суммирующей матрицы, вторыр входы соединены с выходами первого и второго регистров и входами значения соответствуннцего модуля устройства соответственно, а выходы подключены ко входам элемента ИЛИ, выход которого подключен к управляющим входам элементов И первой и второй групп, вторые входы которых соединены со входами соответствующей константы устройства и с выходами суммирующей матрицы соответственно, выходы элементов И первой и второй групп соединены со вторыми входами элементов ИЛИ соответствующих групп.

Источники информации, принятые во внимание при экспертизе

1. Заявка Франции 9. 2295484, кл. G 06 F 9/16, опублик ° 1976.

2. Заявка ФРГ В 2460897, кл. G 06 F 7/385, опублик.1976.3. Патент CLIA 9 3684876, 235-152, опублик.1972.

4. Авторское ся етельство СССР

М 268751, кл. Я 06 F 7/385, опублик.1967 (прототип) .

883903

Составитель Н.Слюсарев

Редактор Н.Рогулич Техред X.Кастелевич

Корректор Н. Швыдкая ф

Заказ 10233/74 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д.4/5

ЮЮ °!

Филиал ППП .В1патент Ф г.ужгород, ул.проектная,4