Аналого-цифровое множительное устройство

Патент 883930

Авторы

Иллюстрации

Показать все

Реферат

Союз Советскик

Социалистическик

Рвспублкк

O ll N C A H H E „, ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТННвСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 070180 (21) 2868209/18-24 (5 ) М с присоединением заявки Й9 (23) Приоритет

G 06 J 1/00

G 06 G 7/16

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 23.1181. Бюллетень N9 43

Дата опубликования описания 2 131 (53) УДН 681. 335 (088.8) (72) Авторы изобретения

В.В. Павлов и И.А. Дроздов

Ростовский ордена Трудового Красного Знамени государственный университет (71) Заявитель (54) АНАЛОГОЦИФРОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к области .вычислительной техники и может быть использовано для прецизионного перемножения аналоговых сигналов.

Известны устройства для перемножения аналоговых сигналов, содержащие следящий AIgI, состоящий иэ матрицы резисторов, компаратора, ключей, реверсивного счетчика, генератора тактовых импульсов и множительного .

ЦАПА 1).

Однако механическое увеличение числа разрядов автоматически приводит к уменьшению быстродействия АПП, а следовательно всего множительного устройства.

Наиболее близким по технической сущности к предлагаемому объекту является аналого-цифровое множительное устройство, содержащее источники первого сомножителя, второго сомножите" ля и опорного сигнала, два цифро-управляемых резистора, операционный усилитель и цепь подбора цифровой информации t2).

Недостатком этого устройства является недостаточная точность выпол.нения операции умножения, а повышение точности множительного устройства путем увеличения числа разрядов не является перспективным, поскольку уменьшает быстродействие устройства вдвое на каждый дополнительный разряд.

Цель изобретения вЂ” повышение точности множительного .устройства без уменьшения быстродействия.

Поставленная цель достигается тем, что в аналогоцифровое множительное устройство, содержащее источник первого сомножителя, источник второго сомножителя, источник опорного сигнала, реверсивный двоичный счетчик, последовательно соединенные первый

15 цифро-управляемый резистор, операционный усилитель и первый фипьтр нижних частот, выход которого является выходом устроиства, второй цифроуправляемый резистор, компаратор и ,сО генератор тактовых . импульсов, выход которого подключен к счетному входу реверсивного двоичного счетчика, управляющий вход которого подключен к выходу компаратора, а раэряд2 ные выходы реверсивного двоичного счетчика подключены к управляющим входам первого и второго цифро-управляемых резисторов, информационные входы которых подключены соответстЗО венно к выходам источника первого

883930 сомножителя и источника опорного сигнала, выход второго цифро-управляемого резистора подключен к первому входу компаратора, введены второй фильтр нижней частоты, дифференциальный усилитель, сумматор и генератор треугольных импульсов, причем вход второго фильтра нижней частоты подключен к выходу второго цифро-управляемого резистора, выход второго фильтра нижней частоты подключен к инвертирующему входу дифференциального усилителя, неинвертирующий вход которого подключен к выходу источника второго сомножителя, а выход вЂ” к первому входу сумматора, второй вход которого подключен к выходу источника второго сомножителя, третий входвЂ” к выходу генератора треугольных импульсов, а выход вЂ” ко второму входу компаратора.

На фиг. 1 приведена блок-схема аналогоцифрового множительного устройства; на фиг. 2 а,б,в вЂ” диаграммы, поясняющие работу устройства.

Аналогоцифровое множительное устройство содержит компаратор 1, цифро-управляемые резисторы (ЦУР) 2 и 3, реверсивный двоичный счетчик

4, генератор тактовых импульсов 5, фильтры нижних частот 6 и 7, сумматор 8 дифференциальный усилитель 9, генератор треугольных импульсов 10.

Операционный усилитель 11, выход цифро-управляемого резистора 2 подключен ко входу фильтра нижних частот 7 и первому входу компаратора

1. Устройство содержит также источники первого сомножителя 12, второго сомножителя 13 и опорного сигнала 14.

Информационный вход цифро-управляемого резистора 2 соединены с источником опорного сигнала Ч, а управляющие входы - с выходом реверсивного двоичного счетчика 4. Выход фильтра нижних частот 7 соединен с инвертирующим входом дифференциального усилителя 9, неинвертирующий вход которого соединен с источником одного из перемножаемых напряжений

Vg и вторым входом сумматора 8..Выход дифференциального усилителя 9 подключен к первому входу сумматора

8, третий вход которого соединен с выходом генератора треугольного напряжения 10. Выход сумматора 8 соедииен со вторым входом компаратора 1, выход которого подключен к управляющему входу реверсивного счетчика 4, к счетному входу которого подключен выход генератора тактовых импульсов

5. Выход цифро-управляемого резистора соединен со входом операционного усилителя 11, выход которого соединен со входом фильтра нижних частот

6. Информационный вход цифро-управляемого резистора 3 соединен с источником второго из перемножаемых напряжений V, а управляющие входы с выходом двоичного реверсивного счетчика 4.

Устройство работает следующим образом.

При подаче на вход компаратора 1 аналогового напряжения V происходит сравнение данного найряжения с напряжением V>, образующимся на выходе цифро-управляемого резистора 2 при суммировании двоично-взвешенных токов от источника опорного напряжения V< . Величина напряжения Vg находится в однозначном соответствии с положением аналоговых ключей цифроуправляемого резистора 2, а те, в

15 свою очередь, управляются двоичным кодом с выхода реверсивного счетчика

4, допустим, разность |Ч„1 - IVgl О, при этом на выходе компаратора 1 низкий потенциал, реверсивный счетчик

Щ 4 работает в режиме вычитания, напряжение уменьшается скачками, равными весу младшего двоичного разряда. При смене знака разности, т.е. при 1Ч„! - IVo! (О, компаратор 1,переключится в положение с высоким потен- циалом и счетчик переключится в режим слежения и будет находится в этом положении, пока IV ql. - Vol опять не поменяет знак.; Таким образом, следящий АЦП (образованный блоками 1, 2, 4 и 5) ЛЦП работает в режиме рысканья около точки настройки Vo (фиг. 2а) с частотой frig, где fq вЂ” частота тактовых импульсов. При этом эпюры напряжения на выходе ЦУР 2 будут иметь вид, изображенный на фиг. 2а.

При изменении входного напряжения V„ в пределах зоны нечувствительности

ЬЧ0, т.е. когда 1Ч„! - !Vol cgVo характер работы не изменяется, следова40 тельно не изменяется и Vz, что и определяет методическую погрешность преобразования. Как только IV IVI!I > Чц, следящий АЦП (блоки 1, 2, 4 и 5) начинает обрабатывать в сторону уменьшения )Ч 1! - 1Чв! до тех пор, пока )Ч.1! - IVql не станет Сд Vq u рысканье возобновится уже вокруг новой точки равновесия V (фиг. 2а).

Для уменьшения зоны нечувствительности в предлагаемом устройстве входной сигнал Ч„ суммируется в сумматоре

8 с треугольным напряжением с выхода генератора 10, полный размах этого напряжения равен зоне нечувствительночти Чз . Частота треугольного напряжения выбирается на порядок меньше, чем-частота рысканья, т.е. равной fy ffo . Допустим V находится в середине эоны нечувствйтельности

hV > при этом треугольное напряжение

60 не выходит иэ зоны (фиг. 2б), работа

АЦП в этом случае аналогична работе известного. При увеличении, например, напряжения V на величину ЬЧ, выходное напряжение сумматора 8 увеличится на дЧ . и треугольное напряжение

883930

Формула изобретения

50 бО поднимется (фиг. 26) и пересечет границу зоны нечувствительности, компаратор 1 в первый момент установится в состояние с логической 1 на выходе, реверсивный счетчик 4 перейдет в режим сложения и изменит свое состояние на единицу младшего разряда, это цифровое слово переключит ключи цифро-управляемого резистора 2 так, что на выходе напряжение скачком изменится до Н„ . Это напряжение переключит компаратор 1 в положение с логическим 0 на выходе, счетчик 4 отработает на вычитании на единицу младшего разряда и,таким образом, эту часть периода треугольного напряжения АЦП будет рыскать в более высокой зоне V, а остальную часть

1 периода вЂ” в нижней зоне V<.Напряжение с выхода цифро-управляемого ре.зистора 2 подается на фильтр нижних частот 7 и выделяется постоянная составляющая Нф . Эта постоянная состав ляющая сравнивается в дифференциальном усилителе 9 c âõoäíûì напряже-. нием V, а разность Нф-Н„ подается на вход сумматора 8. Причем знак этой разности выбирается таким образом, чтобы смещение треугольного напряжения происходило в сторону уменьшения этой разности. Фильтр нижних частот 7, дифференциальный усили- 30 тель и сумматор 8 образуют дополнительный следящий контур, уменьшающий погрешность от нестабильности вЂ” ис.пользуемых элементов и паразитных выбросов выходного напряжения.

На фиг. 23видно, что плавное иэменение входного напряжения приводит к появлению импульсов рысканья в одной зоне нечувствительности и к исчезновению их в другой, это, в свою очередь, приводит к изменению напряжения на выходе фильтра нижних чачаио Фт тот на величину „, (т. к; Ф-,дщ = вЂ” „) на каждый импульс, следовательно,дискретность преобразования повышается в 10 раэ, по сравнению с известной, а с ней и точность отслеживания эа входным сигналом. Поскольку управляющие входы ключей цифро-управляемых резисторов 2 и 3 подключены к одному и тому же цифровому выходу реверсивного счетчика 4, то на выходе цифро-управляемого резистора 3 характер изменения напряжения будет такой же как на выходе цифро-управляемого резистора 2. Однако поскольку . в качестве опорного напряжения цифроуправляемого резистора 3 используется второе из перемножаемых напряжений Н,, выходное напряжение на выходе фильтра нижних частот 11 будет также пропорционально и величине

Vq. Таким образом, на управляющие входы цифро-управляемого резистора

3 подается цифровое слово с выхода реверсивного двоичного счетчика, а на информационный вход подается второе иэ перемножаемых напряжений V, Это цифровое слово преобразуется в аналоговый сигнал V на выходе операционного усилителя 11, это выходное напряжение можно представить в вгике ьых="1(1" a t + +a„g ") где а „-а„- коэффициенты равны нулю, если у выходного двоичного слова в данном разряде нуль, и единице, если у входного двоичного слова в данном разряде единица. Вепичина, стоящая в скобках, прямо пропорциональна второму сомножителю V. с точностью до младшего разряда, поскольку цифровое слово, выраженное коэффициентами а„, а,....а получено в результате преобразования напряжения в двоичный код, следовательно (а„Г" а 2- +...а„1 ")=КЧ„ да 0 ы„= кН„Н1 .

Таким образом, можно сделать вывод, что суммирование входного напряжения с треугольным приводит к уменьшению шага дискретности АЦП, а следовательно и к повышению точности умножения аналоговых напряжений.

Аналогоцифровое множительное устройство, содержащее источник первого сомножителя, источник второго сомножителя, источник опорного сигнала, реверсивный двоичный счетчик, последовательно соединенные первый цифроуправляемый резистор, операционный усилитель и первый фильтр нижних частот, выход которого является выходом устройства, второй цифро-управляемый резистор, компаратор и генератор тактовых импульсов, выход которого подключен к счетному входу реверсивного двоичного счетчика, управляющий вход которого подключен к выходу компаратора, а разрядные выходы реверсивного двоичного счетчика подключены к управляющим входам первого и второго цифро-управляемых резисторов, информационные входы которых подключены соответственно к выходам источника первого сомножителя и источника опорного сигнала, выход второго цифро-управляемого резистора подключен к первому входу компаратора, о т л и ч а ю щ е е с я тем, что, с целью повышения точности беэ уменьшения быстродействия, в устройство введены второй фильтр нижней частоты, дифференциальный усилитель, сумматор и генератор треугольных импульсов, причем вход второго фильтра нижней частоты подключен к выходу второго цифро-управляемого резистора, выход второго фильтра нижней частоты подключен к инвертирующему

883930

ВНИИПИ Закаэ 1024/75 Тираж 748 Подписное

Филиал ППП "Патент", г.ужгород,ул.Проектная,4 входу дифференциального усилителя, неиивертирующий вход которого подключен к выходу источника второго сомножителя, а выход вЂ” к первому входу сумматора, второй вход .которого подключен к выходу источника второго сомножителя, третий вход вЂ” к выходу генератора треугольных импульсов,а выход вЂ” ко второму входу компа- . ратора.

Источники информации, принятые во внимание пои экспертизе

1. Проектирование и применение операционных усилителей. Под ред.

Дж. Грэма и др. М., "Мир", 1974, с. 364"370..

2. Смолов В.Б. и др. Вычислительные машины непрерывного действия.

М ., "Высшая школа", 1964, с. 358361, рис. V t-23 (прототип) .