Запоминающее устройство с самоконтролем

Запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

Союз Советсиик

Социалистические

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ iii 883975 (61) Дополнительное к авт. свид-ву N 748515 (5 3 ) M. Кл.

G 11 С 29/00 . (22) Заявлено 05. 04 ° 79 (21) 2746445/ j 8-24 с присоединением заявки М—

Гооударстаенный комитет

СССР (23) Приоритет— о делам изобретений и открытий

Опубликовано 23 ° 1" ° 81- Бюллетень № 43

Дата опубликования описания 23 (53) УД 681 ° 327 (088.8) (72) Авторы изобретения

В.Н.Горшков, В.И.Николаев и А.С.Горбенко (7l) Заявитель (5") ЗАПОМИНАЮЩЕЕ УСТРО"СТВО С САМОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам.

По основному авт.свт. V 748515 известно устройство, содержащее накопитель, регистры числа, группы элементов ИЛИ, регистры адреса, счетчик адресов, блок контроля, блок управления и блок местного управления, причем выход накопителя подключен

1 к первым входам первого, второго и. третьего регистров числа, входы на10 капителя соединены с выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключены к выходам первого и второго регистров адреса, вход кот% торого соединен с выходом счетчика . адресов, первый выход второго и выход первого регистров числа подключены к одним из входов второй группы элементов ИЛИ, вторые входы и выходы второго регистра числа соединены, соответственно, с выходом блока местного управления и первым входом блока контроля, второй вход которого соединен с выходом третьего регистра числа, один из выходов блока управления подключен к управляющим входам накопителя, первого и второго регистра адреса, счетчика адресов, первого, второго и третьего регистров числа, блока контроля и блока местного управления. Устройство содержит также четвертый регистр числа, коммутаторы и счетчик адресов, причем входы четвертого регистра числа подключены, соответственно, к выходам накопителя и первого коммутатора, а выходы - к другим входам элементов ИЛИ второй группы и к первому входу второго коммутатора, выход которого подключен к первому входу первого коммутатора, вторые и третьи входы первого и второго коммутатора соединены, соответственно, с первыми выходами блока накопителя и счетчика разрядов, вторые входы которых подключены, соответственно, ко входам счетчика разрядов и блока управления, управляющие

883975 входы четвертого регистра числа и коммутаторов соединены с другими выходами блока управления f1) .

Недостатком этого устройства является то, что в резервных ячейках не должно быть отказавших разрядов, ограничивающих обращение к запоминающему устройству, так как ячейки с отказавшими разрядами не могут быть использованы в качестве резервных, что снижает надежность устройства °

Цель изобретения — повышение надежности устройства за счет сохранения работоспособности устройства в случае, когда резервные ячейки имеют

15 отказавшие разряды, Поставленная цель достигается тем, что устройство содержит регистр адреса отказов, вход которого соединен с выходом блока контроля, первый выход — со входом счетчика разрядов, а второй выход подключен ко входам коммутаторов.

На чертеже .представлена структурная схема предлагаемого устройства.

Устройство содержит накопитель 1, имеющий входы 2, первую группу weментов ИЛИ 3, первый регистр 4 адреса, имеющий вход 5, второй регистр 6 адреса, счетчик 7 адресов. К выходам

8 накопителя 1 подключены одни из входов первого регистра 9 числа, второго регистра 10 числа, вход третьего регистра 11 числа и один из входов четвертого регистра 12 числа, Устройство содержит также вторую группу элементов ИЛИ 13, блок контроля 14, первый 15 и второй 16 комму" таторы, счетчик 17 разрядов, блок 18 управления, блок 19 местного управления, регистр 20 адреса отказов.

4О

При этом выходы 2 накопителя 1 соединены с выходами элементов ИЛИ 3, выходы которых подключены к выходам первого. 4 и второго 5 регистров адреса. Вход регистра 6 соединен с выхо- 45 дом 7 адресов. Выход регистра 9 числа и один из выходов регистра 10 числа подключены к одним из входов элементов ИЛИ 13, выход которых подключен к входу накопителя 1. Другие вход и выход регистра 10 числа соединены, соответственно, с выходом блока 19 местного управления и первым входом блока 14 контроля, второй вход которого подключен к выходу третьего 55 регистра 11 числа, а один из выходов ко входу регистра 20, первый и второй выходы которого подключены, соответственно, ко входу счетчика 17 разрядов и к входам первого 15 и второго 16 коммутаторов.

Устройство работает следующим образом °

В исходном состоянии счетчик 17 разрядов обнулен. Для каждого линейного участка программы или для массива чисел, которые записываются или считываются последовательно выделяются резервные ячейки накопителя 1.

В счетчик 7 адресов при этом записывается адрес первой резервной ячейки, а на вход 5 основного регистра 4 адреса поступает адрес первой ячейки записываемого или считываемого массива чисел.

При записи информации сначала осуществляется контроль исправности разрядов резервной ячейки. Адрес резервной ячейки из счетчика 7 передается через регистр 6 адреса на вход 2 накопителя 1. Производится чтение содержимого резервной ячейки на регистр 10 затем осуществляется запись-считывание обратного кода содержимого резервной ячейки на регистр 11. Содержимое регистров 10 и 11 подается на блок 14 контроля. В случае, если отказавших разрядов в ячейке нет, то регистр 20 и счетчик 17 разрядов остаются в "0" состоянии. При наличиии отказавших разрядов в соответствующие им разряды регистра 20 записывается "1", в счетчик 17 - количество отказавших разрядов, а в маркерный разряд резервной ячейки накопителя — "1". Далее осуществляется запись массива числа.

Число поступает в регистр 9, и содер жимое регистра 4 адреса через элементы ИЛИ 3 подаегся на вход накопителя 1. Обратный код из регистра 9 через элементы ИЛИ 13 записывается в ячейку накопителя 1, затем содержимое ячейки считывается на регистр 11 и осуществляется запись-считывание прямого кода числа на регистр 10.

Если блок 14 контроля не обнаружил в ячейке отказавшие разряды, то в регистр 4 поступает следующий адрес и аналогично производится запись второго числа. Если же в ячейке есть отказавшие разряды, то блок 14 контроля, счетчик 17 разрядов и дополнительный регистр 20 выдает на коммутатор 15 сигналы, по которым из регистра 9 в младшие разряды регистра 12 передаются разряды числа, соответствующие отказавшим разрядам ячейки, причем в

Формула изобретения

5 8839 разряды регистра 12, соответствующие

"1" регистра 20 (т.е. отказавшие разряды резервнОй ячейки), запись не производится, они пропускаются и не используются. Затем с блока 14 контроля в счетчик 17 разряда записывает. ся код, соответствующий количеству отказавших разрядов ячейки. Из блока

18 управления и блок 19 местного управления поступает сигнал, по кото- to рому в маркерный разряд ячейки накопителя 1 через регистр 10 записываI ется "1". Аналогично производится запись числа во вторую отказавшую ячейку. Только соответствующие разряды регистра 9 записываются с следующих младших незанятых разрядов регистра 12 (с пропуском разрядов, соответствующих отказавшим разрядам резервной ячейки) . После того, как все разряды регистра 12 заполнятся счет> чик разрядов выдает сигнал заполнения в блок 18 управления, Адрес резервной ячейки из счетчика 7 адресов поступает на регистр 6 адреса и через элементы ИЛИ 3 на вход 2 накопителя 1. Содержимое регистра 12 через ,элементы ИЛИ 3 записывается в первую резервную ячейку массива чисел. После этого по сигналу из блока )8 управле30 ния в счетчике 7 адреса формируется адрес следующей резервной ячейки.

Чтение информации производится следующим образом.

В регистр 4 адреса подается адрес

35 первои ячеики считываемого массива числа, а в счетчик 7 адреса записывается адрес первой резервной ячейки массива чисел. Счетчик 17 разрядов при этом находится в нулевом состоянии. По сигм налу из блока 18 управления производится передача содержимого счетчика 7 адреса, через регистр 6 адреса и элементы ИЛИ 3 на вход накопителя 1. Производится чтение числа из резервной ячейки на регистры 12 и 10. Если в маркерном разряде резервной ячейки код

I I I l

l,то осуществляется запись-чтение . обратного кода на регистр ll. Содержимое регистров 10 и 11 подается на блок 14 контроля. По сигналам блока

14 записывается "1" в разряды регистра 20, соответствующие отказавшим разрядам резервной ячейки, а в счетчик 17 записывается количество этих разрядов. Если в маркерном разряде код "0", то счетчик 17 и разряды регистра 20 остаются в "0" состоянии.

Затем из регистра 6 адреса поступает адрес первой ячейки считываемого массива числа и производится чтение на регистры 9 и 10. Если в маркерном разряде код "0" то, следовательно, в ячейке не было отказавших, разрядов и число из регистра 9 поступает на его выход.

Если же в маркерном разряде код

"1", то производится запись-чтение обратного кода числа на регистр 11.

Содержимое регистров 10 и 11 подается на блок 14 контроля. По сигналам блока 14 контроля, регистра 20, счетчика 17 разрядов через второй коммутатор 16 производится передача младших разрядов регистра 12 в регистр 9, причем разряды регистра 12, соответствующие взведенным разрядам регистра 20, пропускаются. Отказавшие разряды основной ячейки, таким образом, подменяются разрядами резервной ячейки. Число из регистра 9 поступает на его выход. 8 счетчйк 17 раз" рядов записывается код, соответствующий количеству использованных разрядов регистра 12. Если все разряды регистра 12 использованы, на что указывает соответствующее состояние счетчика 17 разрядов, то по сигналу из блока 18 управления счетчика 7 адреса формируется адрес следующей резервной ячейки. Содержимое резерв,ной ячейки считывается на регистр 12 и аналогично продолжается считывание массива числа с подменой отказавших разрядов.

Предлагаемое устройство позволяет использовать в качестве резервной ячейки любую ячейку накопителя независимо от наличия в ней отказавших разрядов.

Запоминающее устройство с самоконтролем по авт.св. N 748515, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит регистр адреса отказов, вход которого подключен к выходу блока контроля, первый выход - ко входу счетчика разрядов, а второй выход — ко входам коммутаторов.

Источники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР„

N 748515, кл. G 1! С 29/00, 1978 (прототип).

88397) Составитель B. Рудаков

Техред И.Нинц Корректор Н.Швыдкая

Редактор В,Еремеева

Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 10240/77 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4