Устройство для управления встречно-параллельно включенными тиристорами

Устройство для управления встречно-параллельно включенными тиристорами

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (п)884144

ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистичесиих

Республик (61) Дополнительное к авт. свид-ву— (51)М. Кл. (22) Зая влено 30,11.79 (21) 28453б5/18-21

Н 03 К 17/72 с присоединением заявки №

Воударотиииый комитет

СССР ао долам изобретеиий и открытий (23) Приоритет—

Опубликовано 23 11 81. Бюллетень № 43 (53) УД К б21З74. .335 (088.8) Дата опубликования описания 23.11.81 (72) Авторы изобретения @ ®ЮЗи-" й

Л. Я. Новиков, И. А Тарасов н А. Д. Хрипунов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВСТРЕЧНОПАРАЛЛЕЛЬНО ВКЛЮЧЕННЫМИ ТИРИСТОРАМИ

Изобретение относится к автоматике и коммутационной технике и может быть использовано в тиристорных регуляторах переменного тока.

Известно устройство для управления встречнопараллельно включенными тиристорами, содержащее подключенные к источнику переменного тока формирователь синхросигналов и фиксатор фазового угла, фазовый компаратор и распределитель сигналов запуска тиристоров, первый выход формирователя синхросигналов под10 ключен к входу фиксатора фазового угла и первому входу фазового компаратора, второй вход которого соединен с выходом фиксатора фазового угла, выход фазового компарато3$ ра подключен к первому входу распр»делителя сигналов запуска тиристоров, второй и третий входы распределителя сигналов запуска тиристоров соединены соответственно с вторым и третьим выходами формирователя синхросигналов, а первый и второй выходы распределителя сигналов запуска тиристоров подключены к управляющим входам соответственно первого и второго тиристоров, включенных в цепь источника переменного тока последовательно с нагрузкой (1).

Устройство имеет пониженную надежность прн коммутации питания нелинейной нагрузки, примером которой являются лампы накаливавания, калориферы. В обесточенном состоянии сопротивление нелинейной нагрузки имеет минимальную величину, которая в 10 — 15 раз меньше ее сопротивления в рабочем режиме. Поэтому подключение нелинейной нагрузки на полное напряжение питания сопровождается бросками тока через нее, пока сопротивление не установится на уровне, соответствующем номинальному режиму. Упомянутые броски тока вызывают нерегруэку коммутирующих тиристоров, что снижает надежность устройства.

Наиболее близким к изобретению по технической сущности является устройство для управления встречно-параллельно включенными тнристорами, содержащее подключенный к источнику переменного тока формирователь пара-. фаэных синхросигналов, формирователь импульсов, первый и второй входы которого соедине .ны, соответственно, с первым и вторым выхо дами формирователя парафазных синхросигналов, элемент 2И-2ИЛИ, первый вход которого подключен к выходу формирователя импуль-. сов, усилитель, вход которого соединен с выходом элемента 2И-2ИЛИ, а выход подключен к управляющим входам тиристоров, датчик тока, включенный последовательно с тиристорами и нелинейной нагрузкой в цепь источника переменного тока, компаратор, вход которого соединен с выходом датчика тока, RS-триггер, S-вход которого подключен к входной шине команды. Пуск, а R-вход подключен к входной шине команды "Стоп", элемент задержки, ин1 формационный вход которого соединен с инверсным выходом RS-триггера, а тактовый вход с первым выходом формирователя парафазных синхросигналов, и два тактируемых RS-триггера, тактовый вход первого тактируемого RS- триггера подключен к выходу элемента задержки и третьему входу элемента 2И-2ИЛИ, информационный вход подключен к инверсному выходу RS-триггера, а инверсный выход нодключен к информационному входу второго тактируемого RS-триггера, тактовый вход которого соединен с первым выходом формирователя . парафазных синхросигналов, S-вход соединен с выходом комнаратора, R-вход соединен с

Я-входом первого тактируемого RS-триггера и прямым выходом RS-триггера, а прямой выход соединен со вторым входом элемента 2И2ИЛИ (2) .

Данное устройство также имеет пониженную надежность.

При коммутации питания активной нелинейной нагрузки (ламп накаливания, калориферов) имеют место броски тока через тиристоры до установления сопротивления нагрузки на уровне, соответствующем . номинальному режиму.

При коммутации литания нелинейной нагрузки, содержащей индуктивную составляющую (примером такой нагрузки является трансформатор), имеет место неравномерная загрузка тиристоров по току. Из-за влияния ЭДС со стороны нагрузки, включение тиристоров происходит не в момент перехода коммутируемого, напряжения через нуль, а при равенстве нулю разности коммутируемого напряжения, и ЭДС нагрузки. В результате этого, тиристоры, включаемые в одном полупериоде, выключаются только в следующем полупериоде коммутируемого напряжения. С уменьшением угла вклю84144 4 .автоматическому увеличению. Например, при трансформаторной нагрузке оно сопровождается появлением постоянной составляющей тока через первичную обмотку трансформатора, что вызывает увеличение тока перемагничивания трансформатора, а следовательно, и увеличение ЭДС, в результате чего возрастает угол выключения одного нз тиристоров и уменьшается время включения другого иэ тиристоров, tO т.е. происходит дальнейшее увеличение разбаланса токов.

Наличие бросков тока при включении активной нелинейной нагрузки и неравномерная загрузка тиристоров по току при коммутации питания нелинейной нагрузки, содержащей индуктивную составляющую, снижает надежность устройства.

Цель изобретения заключается в повышении надежности устройства. Е Цель достигается тем, что в устройство для управления встречно-параллельно включенными тиристорами, содержащее подключенный к источнику переменного тока формирователь парафазных синхросигналов, формирователь импульсов, вход которого соединен с первым выходом формирователя парафазных синхросигналов, элемент 2И-2ИЛИ, усилитель, вход которого соединен с выходом элемента 2И-2ИЛИ, а выход подключен к управляющим входам тиристоров, датчик тока, включенный последовательно с тиристорами и нелинеиной нагрузкой в цепь источника переменного тока, компаратор, вход которого соединен с выходом датчика тока, и входную шину команды"Пуск" введены два элемента памяти, суммирующий счетчик, генератор, три элемента сравнения, два дешифратора и элемент 2И-НЕ, причем вход формирователя импульсов соединен с входом разрешения счета первого элемента памяти и вторым входом элемента 2И-2ИЛИ, а выход формирователя импульсов подключен к входу синхронизации первого и второго элементов памяти и ко второму входу элемента

2И-НЕ, второй выход формирователя парафаз- ных синхросигналов соединен с входом разрешения счета второго элемента памяти и четвертым входом элемента 2И-2ИЛИ, вход направления счета первого элемента памяти нодключен к входу направления счета второго элемента памяти и выходу компаратора, вХод предустановки первого элемента памяти соеди5S чения тиристоров наступает момент, когда угол выклочения одного из них оказывается больше угла включения другого тиристора. Это сопровождается, увеличением времени нахождения во включенном состоянии одного тиристора по сравнению с другим, что ведет к неравномерной загрузке тиристоров по току. Нарушение баланса токов через тиристоры имеет тенденцию к нен с входной шиной команды "Пуск", первым входом элемента 2И-НЕ и входом предустановки второго элемента памяти, выход первого элемента памяти подключен к первому входу первого элемента сравнения, первому входу третьего элемента сравнения и входу первого дешифратора, выход которого соединен с первым входом запрета вычитания первого злемен-.

884!44

5 !

Ь

t5

М

ЭО

5 та памяти, выход второго элемента памяти со- единен с первым вхоцом второго элемента сравнения, вторым входом третьего элемента сравнения и входом второго дешифратора, выход которого подключен к первому входу запрета вычитания второго элемента памяти, второй вход первого элемента сравнения соединен со вторым входом второго элемента сравнения и выходом суммирующего счетчика, счетный вход которого подключен к выходу генератора, а вход сброса подключен к выходу элемента 2И-НЕ, выход первого элемента сравнения соединен с первым входом элемента 2И-2ИЛИ, выход второго элемента сравнения соединен с третьим входом элемента 2И-2ИЛИ, первый выход третьего элемента сравнения подключен к второму входу запрета вычитания первого элемента памяти„а второй выход третьего элемента сравнения подключен к второму входу запрета вычитания второго элемента памяти.

На фиг. 1 представлена структурная схема .устройства; на фиг. 2 — пример структурной схемы элемента памяти; на фиг. 3 — пример принципиальйой схемы тиристорного коммутатора, а на фиг. 4 — диаграммы, поясняющие работу устройства.

Устройство (фиг. 1) содержит формирователь l парафазных синхросигналов, выход которого соединен с шиной 2 переменного тока, формирователь 3 импульсов, вход которого соединен с первым выходом формирователя 1 парафазных синхросигналов, элемент 4 2И-2ИЛИ, усилитель 5, вход которого соединен с выходом элемента 4 2И-2ИЛИ, а выход подключен к управляющим входам тиристоров 6, датчик 7 тока, включенный последовательно с тиристорами 6 и нелинейной нагрузкой 8 в цепь источника 9 переменного тока, компаратор 10, вход которого соединен с выходом датчика 7 тока, входную шину 11 команды "Пуск", первый элемент 12 памяти и второй элемент 13 памяти, суммирующий счетчик 14, генератор 15, первый элемент 16 сравнения, второй элемент 17 сравнения, третий элемент 18 сравнения, первый дешифратор .19, второй дешифратор 20 и элемент 21 2И-НЕ. Вход формирователя 3 импульсов соединен с входом разрешения счета первого элемента 12 памяти и вторым входом элемента 4 2И-2ИЛИ, а выход формирователя 3 импульсов подключен к входу синхронизации. первого 12 и второго 13 элементов памяти и ко второму входу элемента 21 2И-НЕ, второй выход формирователя 1 парафазных синхросигналов соединен с входом разрешения счета второго элемента 13 памяти и с четвертым входом элемента 4 2И-2ИЛИ, вход направления счета первого элемента 12 памяти подключен к входу направления счета второго элемента 13 памяти и к выходу компаратора 10, вход предустановки первого элемента 12 памяти соединен с входной шиной 11 команды "Пуск", первым входом элемента 21 2И-НЕ и входом предустановки второго элемента 13 памяти, выход первого элемента 12 памяти подключен к первому входу первого элемента 16 сравнения, первому входу третьего элемента 18 сравнения и входу первого дешифратора 19, выход которого соединен с первым входом запрета вычитания первого элемента 12 памяти, выход вто-. рого элемента 13 памяти соединен с первым входом второго элемента 17 сравнения, вторым входом третьего элемента 18 сравнения и входом второго дешифратора 20, выход которого подключен к первому входу запрета вычитания второго элемента 13 памяти, второй вход первого элемента 16 сравнения соединен со вторым входом второго элемента 17 сравнения и выходом суммирующего счетчика 14, счетный вход которого подключен к выходу генератора 15, а вход сброса подключен к выходу элемента

21 2И-НЕ выход первого элемента 16 сравнения соединен с первым входом элемента 4

2И-2ИЛИ, выход второго элемента 17 сравнения соединен с третьим входом элемента 4

2И-2ИЛИ, первый выход третьего элемента 18 сравнения подключен к второму входу запрета вычитания первого элемента 12 памяти, а второй выход третьего элемента 18 сравнения подключен к второму входу запрета вычитания второго элемента 13 памяти.

Формирователь 1 парафазных синхросигналов может быть выполнен на базе дифференциального усилителя, а формирователь 3 импульсовна основе ждущего мультивибратора с логической схемой на входе, обеспечивающей его запуск при каждом переходе синусоидального напряжения через нуль. Элемент 4 2И-2ИЛИ— широко распространенная логическая схема.

Усилитель 5 — стандартный операционный усилитель с согласующим транзисторным каскадом на выходе. Тиристоры 6 в оптронном варианте могут быть включены по,схеме, представленной на фиг. 3. В качестве датчика 7 тока может использоваться трансформатор тока с согласующим резистором и выпрямителем на выходе. Компаратор 10 может быть построен на основе стандартного операционного усилителя. Один из вариантов структурной схемы элементов 12 и 13 памяти приведен на фит. 2, содержащий элемент 22 2ИЛИ, элемент 23 НЕ, элемент 24 2И-НЕ, элемент 25 2ИЛИ, RS-триггер 26, элемент 27 2ИЛИ-НЕ, элемент 28 4

ИЛИ-НЕ и реверсивный счетчик 29. Суммирующий счетчик 14 и генератор 15 — широко распространенные элементы схемотехники. Элементы 16; 17 и 18 сравнения могут быть выполнены на базе многоразрядных сумматоров. Де8 пульсов в первом и втором элементах 12 и 13 памяти и суммирующем счетчике 14. Суммирующий счетчик 14, сбрасываемый в нуль в начале каждого полупериода напряжения источника 9 переменного тока импульсом (фиг. 4г), поступающим с выхода формирователя 3 импульсов через второй вход элемента 21 2И-НЕ, вырабатывает сигналы временной кодовой развертки (фиг. 4д), которые поступают с его выхода на вторые входы первого и второго элементов 16 и 17 сравнения. При выравнивании кодов на входах первого и второго элементов 16 и 17 сравнения, а также при дальнейшем возрастании кода на вторых входах этих элементов на их выходах устанавливается единичный сигнал. Единичные сигналы с выходов первого и второго элементов 16 и 17 сравнения поступают, соответственно, на первый и третий входы элемента 4 2И-2ИЛИ, где они коммутируются парафазными сигналами, поступающими с выходов формирователя 1пара-, фазных синхросигналов на второй и четвертый входы элемента 4 2И-2ИЛИ.

Единичный сигнал с выхода элемента 4 2И2ИЛИ (фиг. 4ж) обеспечивает через усилитель

5 поочередное включение тиристоров 6, Начальный угол включения тиристоров 6 задается кодом, набранным на входах предустановки реверсивного счетчика 29 первого и вто- . рого элементов 12 и 13 памяти. При токах в нелинейной нагрузке 8 (фиг. 4м), не превышающих определенной величины, заданной в компараторе 10 установкой, на его выходе сигнал имеет нулевой уровень (фит, 4н). Этот сигнал поступает на вход направления счета пер ного и второго элементов 12 и 13 памяти, в которых он приходит на первый вход элемента 24 2И-НЕ, на выходе которого формируется единичный сигнал, не оказывающий влияния на RS-триггер ° 26, к R-входу которого он прикладывается. При единичном сигнале на входе разрешения счета первого и второго элементов 12 и 13 памяти импульсы нулевого уровня, поступающие с выхода формирователя импульсов 3 на вход синхронизации первого и второго элементов 12 и 13 памяти, устанавливают RS-триггер 26 в единичное состояние.

Единичный сигнал с выхода RS-триггера 26 запрещает поступление через элемент 27 2ИЛИ-НЕ . импульсов с выхода элемента 25 2ИЛИ на вход суммирования реверсивного счетчика. 29. Напро тив, нулевой сигнал с выхода RS-триттера 26 разрешает поступление через элемент 28 4ИЛИНЕ импульсов с выхода элемента 25 2ИЛИ на вход вычитания реверсивного счетчика 29.

Счетные импульсы, поступающие на вход выитания реверсивного счетчика. 29 с частотой напряжения источника 9 переменного тока по. степенно уменьшают число, записанное в ревер884144 шифраторы 19 и 20 и элементы 21 2И-НЕ, 22 2 ИЛИ, 23 НЕ, 24 2И-НЕ, 25 2 ИЛИ, RSтриггер 26, 27 2ИЛИ-НЕ, 28 4ИЛИ-НЕ и реверсивный счетчик 29 — широко распространенные элементы схемотехники, в качестве которых могут использоваться, например, интегральные микросхемы серии 155.

Устройство работает следующим образом.

В исходном состоянии на входной шине 11 сигнал имеет нулевой уровень (фиг. 4а). Этот сигнал поступает на вход предустановки элементов 12 и 13 памяти, обеспечивая запись в них кода числа (фиг. 4б, и, в) соответствующего количеству импульсов генератора 15, укладывающихся в части полупериода напряже-. ния источника 9 переменного тока, ограниченной начальным углом включения тиристоров 6; одновременно он запрещает счет входных импульсов. Нулевой. сигнал с входной шины 11 команды "Пуск" приходит также на первый

zo вход элемента 21 2И-НЕ, с выхода которого к входу сброса суммирующего счетчика 14 при. кладывается единичный сигнал (фиг. 4г), устанавливающий в нем нулевой код (фиг. 4д) и запрещающий счет импульсов (фиг.4е), посту2$ лающих с выхода генератора 15. Нулевой код с выхода суммирующего счетчика 14 приходит на вторые входы элементов 16 и 17 сравнения, на первые входы которых поступают коды чисел с выходов первого и второго элементов 12 и 13.памяти. На выходах. первого и второго ,элементов 16 и 17 сравнения формируются сигналы нулевого уровня, пока код на их вторых входах меньше кодов на их первых входах. С выходов первого и второго элементов

16 и 17 сравнения нулевые сигналы поступают И на первый и третий входы элемента 4 2И-2ИЛИ,. обеспечивая на его выходе также нулевой сигнал (фиг. 4ж), который через усилитель 5 удерживает тиристоры 6 в закрытом состоянии.

Синусоидальное напряжение сети (фиг. 4з), 4О поступающее на формирователь 1 парафаэных синхросигналов по шине 2 переменного тока, преобразуется в парафазные синхроимпульсы прямоугольной формы (фиг. 4и, к). Сигнал, по- .. ступающий с первого выхода формирователя 1 41 парафазных синхросигналов на вход формирователя 3 импульсов, преобразуется в импульсы нулевого уровня (фиг. 4л), длительность которых не превышает периода следования тактовых импульсов генератора 15. Упомянутые сигналы щ осуществляют коммутацию выходных сигналов первого и второго элементов 16 и 17 сравнения, а также используются для выделения счетных импульсов в первом и втором элементах

12 и 13 памяти. $5

При подаче команды "Пуск" на входную шину 11 команды "Пуск" приходит единичный сигнал (фиг. 4а), который разрешает счет им9 884144 сивном счетчике 29, что сопровождается уменьшением угла включения тиристоров 6 в соответствующем полупериоде напряжения источни,ка 9 переменного тока. По мере уменьшения утла включения тиристоров 6 ток (фиг. 4м) в нелинейной нагрузке 8 будет возрастать. При увеличении его сверх установленной величины срабатывает компаратор 10, на выходе. которого формируется единичный сигнал (фиг. 4н), поступающий на вход направления счета первого и второго элементов 12 и 13 памяти. Выходной сигнал компаратора 10 проходит на выход элемента 24 2И-НЕ в том из элементов 12 и 13 памяти, на входе разрешения счета которого в этот момент оказывается единичнь,й сигнал с выхода формирователя 1 парафазных синхросигналов. Нулевой сигнал, приходящий с выхода элемента 24 2И-HE íà R-вход RS-триггера 26, перебрасывает его из единичного состояния, в которое он периодически устанавливает26 ся в начале поступления единичного сигнала на вход разрешения счета элемента памяти, в нулевое состояние, при котором запрещается поступление счетного импульса с выхода элемента 25 2ИЛИ через элемент 28 4ИЛИ-HE на вход

25 вычитания реверсивного счетчика 29 и разрешается его прохождение через элемент 27 2ИЛИНЕ на вход суммирования реверсивного счетчика 29. С увеличением числа, записанного в реверсивном счетчике 29, утол включения тиристоров 6 в соответствующем полупериоде возрастает, а ток в нелинейной нагрузке 8 уменьшается. После уменьшения тока через соответствующий тиристор 6 ниже установленного значения компаратор 10 перестанет переключать

RS-триггер 26 из единичного состояния в куле- SS вое, и счетные импульсы начнут поступать на вход вычитания реверсивного счетчика 29.

При активной нелинейной нагрузке 8 скорость изменения угла включения тирнсторов 6 ограничивается обратной связью по току через. датчики 7 тока и компаратор 10. Благодаря обратной связи обеспечивается баланс токов через оба тиристора 6 во всем диапазоне регулирования их угла включения 180 — 0 . В конце переходного процесса включения тиристоров 6 4S в реверсивном счетчике 29 первого и второго элементов 12 и 13 памяти устанавливается ну-! левой код, соответствующий углу включения О, после чего дальнейшее поступление импульсов на вход вычитания реверсивного счетчика 29 50 запрещается единичным сигналом с выхода соответствующего дешифратора — 19 или 20, приходящим на третий вход элемента 28 4ИЛИНЕ.

I

При нелинейной нагрузке 8, содержащей индуктивную составляющую, регулирование угла включения тиристоров 6 в диапазоне от 180" до угла включения, находящегося в зоне 0—

90, при котором ЭДС со стороны нагрузки 8 становится равной напряжению источников 9 переменного тока, происходит так же, как при .активной нелинейной нагрузке. Дальнейшее же уменьшение угла включения тиристоров 6 приводит к тому, что один из них "захватывает" начальный участок включения другого тиристора из-за влияния ЭДС со стороны нагрузки.

В результате этого появляется разбаланс токов через тиристоры 6, величина которого начинает ограничиваться схемой регулирования угла вклю. чения тиристоров. При увеличении разбаланса токов до величины, при которой величина тока через один иэ тиристоров превысит установленную величину, угол включения соответствующего тиристора начнет увеличиваться. Угол включения другого тиристора будет продолжать уменьшаться, но только до тех пор, пока разность кодов с выходов первого и второго элементов 12 и 13, определяющих угол включения тнристоров 6, не превысит установленную величину, контроль чего осуществляет третий элемент 18 сравнения, на входы которого поступают сигналы с выходов первого н второго элементов 12 и 13 памяти. Третий элемент 18 сравнения выдает на обоих выходах нулевой сигнал, пока разность между кодовыми сигналами на его входах не превышает установленной величины. Когда же разность между кодовыми сигналами цревысит установленную величину, третий элемент 18 сравнения сформирует единичный сигнал либо на первом выходе (фиг. 4о), если кодовой сигнал на первом входе меньше ксдового сигнала на втором входе, либо на втором выходе (фиг. 4п), если одовой сигнал на первом входе больше кодового сигнала на втором входе. При единичном сигнале на первом выходе третьего элемента 18 сравнения запрещается поступление счетных импульсов на вход вычитания реверсивного счетчика 29 первого элемента 12 памяти н, следовательно, уменьшение утла включения одного из тирнсторов 6, а прн единичном сигнале на втором выходе третьего элемента 18 сравнения запрещается поступление счетных импульсов на вход вычитания реверсивного счетчика 29 второго элемента 13 памяти и, следовательно, уменьшение угла включения другого из тпристоров 6. Благодаря этому обеспечивается автоматическое ограничение не только величины тока через тиристоры 6, но и ограничение разности токов через них, что способствует уменьшению постоянной составляющей тока через источник переменного тока, уменьшение ЭДС со стороны нагрузки и выравниванию загрузки тиристоров по току..При этом напряжение питания нелинейной нагрузки 8 имеет. вид симметричных импульсов (фиг. 4р).

884144 12 а выход формирователя импульсов подключен к входу синхронизации первого и второго эле- ментов памяти и ко второму входу элемента

2И-НЕ, второй выход формирователя парафазных синхросигналов соединен с входом разрешения счета второго элемента памяти и четвертым входом элемента 2И-2ИЛИ, вход направления счета первого элемента памяти подключен к входу направления счета второго элемента памяти и выходу компаратора, вход предустановки первого элемента памяти соединен с входной шиной команды "Пуск", первым входом элемента 2И-НЕ и входом предустановки второго элемента памяти, выход первого элемента памяти подключен к первому входу первого элемента сравнения, первому входу третьего элемента сравнения и входу первого дешифратора, выход которого соединен с первым входом запрета вычитания первого элемента памяти, выход второго элемента памяти соединен с первым входом второго элемента сравнения, вторым входом третьего элемента сравнения и входом второго дешифратора, выход которого подключен к первому входу запрета вычйтания второго элемента памяти, второй вход первого элемента сравнения соединен со вторым входом второго элемента сравнения и выходом. суммирующего счетчика, счетный вход которого подключен к выходу генератора, а вход сброса подключен к выходу элемента

2И-НЕ, выход первого элемента сравнения соединен с первым входом элемента 2И-2ИЛИ, выход второго элемента сравнения соединен с третьим входом элемента 2И-2ИЛИ, первый выход третьего элемента сравнения подключен к второму входу запрета вычитания первого элемента памяти, а второй выход третьего элемента сравнения подключен к второму входу запрета вычитания второго элемента памяти.

Устройство для управления встречно-параллельно включенными тиристорами, содержащее подключенный к источнику переменного тока формирователь парафазных синхросигналов, формирователь импульсов, вход которого соединен с первым входом формирователя пара30 фазных синхросигналов, элемент 2И-2ИЛИ, усилитель, вход которого соединен с выходом элемента 2И-2ИЛИ, а выход подключен к управляющим входам тиристоров, датчик тока, включенный последовательно с тиристорами н нелинейной нагрузкой в цепь источника переменного тока, компаратор, вход которого соединен с выходом датчика тока, и входную шину команды "Пуск",отличающееся тем, что, с целью повышения надежности устройства, в него введены два элемента памяти, суммирующий счетчик, генератор, три элемента сравнения, два дешифратора и элемент 2И-НЕ, причем вход формирователя импульсов соединен с входом разрешения счета первого элемента памяти и вторым входом элемента 2И-2ИЛИ, 4э

Таким образом, данное устройство обеспечивает по сравнению с известными аналогичными решениями повышение надежности при коммутации питания нелинейной нагрузки, содержащей, в частности, индуктивн1ю составляющую, благодаря устранению бросков тока через тиристоры при включении питания нелинейной нагрузки и ограничению на заданном уровне величины тока через тиристоры в каждом из полупериодов напряжения источника переменного тока за счет постепенного изменения углов включения тиристоров от максимального значения в сторону 0 и регулирования их величины и скорости изменения, и, благодаря выравниванию загрузки тиристоров по току путем раздельного регулирования углов включения тиристоров и ограничения меньшего из углов включения тиристоров при увеличении сверх установленной величины разности кодов, определяющих их углы включения.

Формула изобретения

Источники информации, принятые во внимание при экспертизе

1. Заявка Японии N 52 — 13783, кл. 58 GO; кл. Н 03 К 17/72, 1978.

2. Авторское свидетельство СССР по заявке

N 2514847/04, кл. Н 03 К 17/72, 1977.