Однородная вычислительная среда

Однородная вычислительная среда

Иллюстрации

Показать все

Реферат

 

(72) Авторы изобретения

В. К. Габелко и В. А. Смирнов (71) Заявитель (54) ОДНОРОДНАЯ ВЫЧИСЛИТЕЛЬНАЯ СРЕДА

Изобретение относится к вычислительной технике и дискретной автоматике и может быль использовано при построении цифровой аппаратуры повещенной надежности.

Известна однородная вычислительная среда содержащая Nмодулей,,причем i-й модуль (i 1.,N) содержит один рабочий триггер. (i — 1) контрольных триггеров, (й-3) резервных триггеров, а также группы элементов И и ИЛИ; осуществляющие контроль и коммутацию, выходы которых соединены с выходами среды (1).

Недостатком этой однородной среды является отсутствие проверки контрольных элементов модулей на отказ типа "ложная единица", т. е.

35 на тот отказ, при котором соответствующие логические нули не могут быть въщаны и вместо них выдаются единицы.

Наиболее близкой к предлагаемой является однородная вычислительная среда, содержащая

N многофункциональных модулей и элементы

И и ИЛИ, причем каждый и i-й многофункциональный модуль (i= 1,..., N) содержит рабочий триггер, (i-1) контрольных триггеров, (N — i) резервных триггеров, выход рабочего триггера

j-ro многофункционального модуля (j--l,...,N — 1) соединен с первым входом соответствутощего элемента И первой группы, выход которого соединен с первым входом соответствующего элемента ИЛИ первой группы, второй вход которого соединен с выходом соответствующего элемента И второй группы, а выход — с соответствующим вых4дом вычислительной среды, выход рабочего триггера N-го многофункционального модуля соединен с соответствующим выходом вычислителъной среды, первый вход к-го элемента И первой группы (к=2,...,N— - 1) соединен с выходом соответствующего элементй

ИЛИ второй группы, первый вход (N — 1)-го элемента И второй группы соединен с выходом младшего резервного триггера N-го многофункционального модуля, содержащая также (N — 1) триггеров фиксации исправности, вход каждого из которых соединен с выходом старшего контрольного триггера соответствующего много. функционального модуля, выходы старших (N-2) ремрвных триггеров N-го многофункционального модуля соединены с первыми входами;

885992 4 соответствующих, элементов И третьей группы, остальные входы каждого m-ro элемента И третьей группы (m = 1,..., N — 2) соединены с инверсными выходами 1-х триггеров фиксации исправности (1= m +1, .;., N — 1), инверсный выход каждого триггера фиксации исправности подключен ко второму входу соответствующего элемента И второй группы, выход каждого из (j — 1) резервных триггеров j-го многофункционального модуля соединен с первым входом ,соответствующего элемента И (j+3) -й .группы; вторые входы элементов И первой группы и элементов И каждой (j+3)-й группы соединены с прямыми выходами соответствующих триггеров фиксации исправности, входы каждого к-го элемента ИЛИ второй группы соединены с выходами (к+1)-x элементов И каждой (jt3) rr

rpyrrrrsr и выходом к-го элемента И третьей группы Щ.

Недостатком этой однородной среды является недостаточная надежность, связанная с фиксацией каждого модуля.

Цель изобретения — повьпиение надежности однородной вычислительной среды по отношению- к основным .типам отказов.

Поставленная цель достигается тем, что в однородную вычислительную среду, содержащую и модулей, грутпты элементов И и ИЛИ, причем каждый i-й модуль (1=1,..., N) содержит одни рабочий триггер, (i — 1} контрольных триггеров (й-i) резервных триггеров, выходы элементов

ИЛИ первой группы и выход рабочего триггера первого модуля соединены с соответствующими выходами среды, первый вход каждого элемента ИЛИ первой группы соединен с выходом соответствующего элемента И нервой группы,. первый шцщ первого элемежа И первой группы соединен с выходом первого резервного триггера первого модуля, первый вищ к-ro элемента, И первой. группы (к 2,...,8-1) соединен с выходом (к-1)-го элев1ента ИЛИ второй группы, второй вход каждого элемента ИЛИ первой группы соединен с выходом соответствующего элемента И второй группы, первый вход m-го элемента И второй грушпа (rrr1,..., N — 1) соединен с выходом рабочего триггера (m+1)-го модуля, р-я группа элементов И (р=З,....N), содержит (Н-р+1) элементов И, q-й элемент И р.й группы (q 1,..., и — р+1) соеди-. нен первым входом с выходом(р-2)-го резервного триггера (q+1)-го модуля, первой вход каждого элемента И (I+ i)-й группы . соединен с выходами резервных триггеров первого модуля со второго по (й-1)-й соответственно, выходы элементов (N+1)-й группы соединены со вторыми входами соответствующих элементов ИЛИ второй группь|, выход

q-ro элемента И р-й группы соединен со входом (о + р - 3) -го элемента ИЛИ второй груп! пы, введены (N 1) схема сравнения, первая группа входов j-й схемы сравнения соединена с выходами контрольных триггеров (j+1) -го модуля (1=1,---, N 1), а вторая группа входов—

5 с контрольным входом Однороднои среды1 ин версный и прямой выходы j-й схемы сравнения соединены со вторыми входами j-x- элементов И первой и второй групп соответственно, второй вход g-го элемента И р-й группы coe=

ro динен с прямым выходом q-й схемы сравнения, инверсный выход j-й схемы сравнения соединен со йходами элементов И (й i 1)-й группы с

j-го по (И вЂ” 2)-й.

На чертеже приведена структурная блок-cxer5 ма однОродной вычислительной среды.

Однородная вычислительная среда содержит модули 1 — 4, в интегральном исполнении, содержащие рабочие триггеры 5 — 8, контрольные триггеры 9 — 14, резервные триггеры 15 — 20, контрольный вход 21 среды, элементы ИЛИ 22, элементы И 23, схемы 24 сравнения, элементы

И 25, элементы И 26, элементы ИЛИ 27 и 28, элементы И 29, выходы 30 — 33. Выход триггера 5 и прямой выход схемы сравнения 24З подключены соответственно к первому и второму. входам элемента И 25.3, выход триггера б и прямой выход схемы 24.2 сравнения подключены соответственно к первому и второму входам элемента И 25.2, выход триггера 7 и прямой выход схемы 24,1 сравнения подключены соответственно к первому и второму входам элемента И 25.1, а выход триггера 8 подключен непосредственно к выходу 33 среды.

Выходы триггеров 9 — 11 подключены к первой группе входов схемы 24,3 сравнения, выходы триггеров 12. и 13 подключены к первой группе входов схемы 24.2 сравнения, выл тряттера 14 подключен к первому входу схемы 24.1 сравнения, другие входы схем 24.1 — 24.3. сравнения подключены K контрольному входу

21 среды. Прямой выход схемы 24.3 сравнения подключен ко второму входу элемента И

25.3, прямой выход схемы 24.2 сравнения падключен ко вторым входам элементов И 25.2 и 26.2, а прямой выход схемы 24.1 сравнения

45 подключен ко вторым входам элементов И

25.1-27.1. Выход элемента И 25.1 подключен ко второму входу элемента ИЛИ 28.1, первый вход которого подключен к выходу элемента

И 23.3, выход элемента И 25.2 подключен ко второму. входу элемент» ИЛИ 28.2, первый . вход которого подключен к выходу элемента

И 23.2, выход элемента И 25.1 подключен ко второму входу элемента ИЛИ 28.1, первый вход которого подключен к выходу элемента И 23.1.

55 Выход триггера 15 подключен к первому входу элемента И 26.2, выходы триггеров 18 и 16 подключены к первым входам соответственно элементов И 26.1 и 27.1. Инверсный выход

885о92

5 е

t0

5 схемы 24.3 сравнения подключен к первому ходу элемента И 23.3, инверсный выход схемь

24.2 сравнения подключен к первому входу элемента И 23.2, к третьему входу элемента

И 29.2, инверсный выход схемы 24.1 сравнения подключен к первому входу элемента И 23.!, ко второму входу элемента И 29.2 н ко второму входу элемента И 29.1. Вторые входы элементов И 23.3, 23.2 подключены к выходам элементов ИЛИ вЂ” 22.2, 22.1 соответственно, а второй вход элемента И 23.1 подключен к выходу трнпера 20; K первому, второму и третьему входам элемента ИЛИ 22.2 второй группы подключены выходы элементов И 26.2 и 27.1 и 29.2, соответственно, к первому и второму входам элемента ИЛИ 22.1 подключены выходы элементов И 2б.1 и 29.1 соответственно, при этом первые входы элементов

И 29.1 29.2 подключены к выходам триггеров 19 и 17 соответственно, а выходы элементов ИЛИ 28.3 ч 28.1 подключены к выходам 30 — 32 соответственно.

Принцип работы однородной вычислительной среды состоит в следующем.

Входная информация подается независимо И в модули 1-4. Для хранения и выдачи информации в модулях используются рабочие трщтеры 5 — 8, а также резервные триггеры 15-20.

Триггеры 9-14.используются для косвенного контроля. Исправность модуля 4 контролирует- зе ся тремя триггерами 9 — 11, исправность модуля

3 контролируется двумя трютерЪми 12 и 13, исправность модуля 2 контролируется одним триггером 14. Исправность модуля 1 не контролируется. Наличие корреляционной связи между трютерами одного модуля позволяет применивкосвенный контроль. Количество tcoaтрольных триггеров каждого модуля кратно относительному информационному весу рабочего триггера этого модуля. 35$t резервирования gtt рабочих триперов используются. резервные триггеры. рабочий триггер модуля 4 резервируется тремя триггерами 15-17, рабочий триггер модуля 3 резервируется двумя триггерами 18 и 19, триггер модуля 2 резервируется одним трютером 20, а рабочий триггер Mogytts 1

45 ие резервируется. Количество резервных тригге-. ров каждого модуля так же кратно относительному информационному весу рабочего триггера данного модуля.

В режиме контроля тест-прогремма проверки исправности модулей среды подается на контрольные триггеры модулей 2-4. Тест-прог. рамма представляет собой последовательность импульсов, с помощью которой контрольные триггеры модулей 2-4 устанавливаются в состоянии *0" и "1". Таким образом, с помощью тест — программ различной длины реализуются различные переходы контрольных триггеров из

6 состояния "0" в состояние "0", кз состояния О" в состояние "Г, нэ состояния "1" в состояние "0". нз состояния ™1" в состояние "1".

Таким образом среда сохраняет работоспособность при отказах "ложный ноль", "ложная диница" и других типах отказов, при которых управляемость логическими состоянияьп модулей нарушается.

В случае неисправности среды исключается считывание информации с рабочего триггера данного модуля. При контроле среды сигналы с контрольных трип.еров подаются на входы схем 24 сравнения. Схема 24 сравнения сравнивает информацию, полученную с контрольных триггеров модуля с информацией, полученной через контрольный вход 21 среды.

В случае несовпадения информации модуль расценивается как неисправиын, а в случае совпадения — модуль считается исправным. В случае исправности модуля 4, с прямого выхода схемы 24.1 совпадения на вторые входы соответствующих элементов И 25 — 27 выдается разре-. шающий потенциал, при этом на первые входы этих элементов поступает информация е рабочих и резервных триггеров данного модуля. В этом случае информация, подлежащая считыванию с рабочего триггера данного модуля через элементы И 25 н ИЛИ 28, выдается на соответствующий выход 30-32 среды, а информация с соответствующих элементов И 2б н 27 поступает на входы соответствующих элементов

ИЛИ 22. При этом с инверсного выхода схемы

24. сравнения выдается запрещающий потенциал, который постутиет на первый вход элемента

И 23, а также на входы соответствующих элементов И 29, в результате чего выдача информации с резервных триггеров в данную выходную шину блокируется.

Прн неисправности контрольных триггеров модули с прямого выхода схемы 24 сравнении .at ùàeòñí запрещающий потенциал, а с инверсного — разрешающий. В этом случае эапрерппащий потенциал, попадая на вторые входы соответствующих элементов И 25 — 27 блокирует выдачу информации с рабочего н резервных триггеров модуля. разрешающий потенциал с tttверсного выхода схемы 24 сравнения попадает на первый вход соответствующего элемента И

23, на другой вход которого поступает информация с соответствующего элемента ИЛИ 22, на входы которого поступает информация с ре. зервных триггеров исправных модулей.

Таким образом, в этом случае информация с резервных триггеров через элементы И 23, ИЛИ 28 попадает на соответствующий выход среды. В случае отказа модулей 4, 3 и 2 информация на выходы среды выдается с основного и резервных триггеров модуля 1. Таким

885992 8 группы, первый вход m-ro элемента И второй грутшы (m= 1,..., N — i) соединен с выходом рабочего триггера (пъ+1)-го модуля, р-я группа элементов И (р — 3,. Й) содержит (N — р+1) элементов И, q-й элемент И р-й группы (q=1,..., Й вЂ” р+1) соедющен первым входом с выходом (р — 2)-го резервного триггера (q+1)-ro модуля, первый вход, каждого элемента И (Й+1)-й группы соединен с выходом первого модуля со второго по (Й вЂ” i)-й, соответственно, выходы элементов (N+1)-й группы соединены со вторыми входами соответствую1цйх элементов ИЛИ второй группы, выход

q-ro элемента И р-ой группы соединен со входом (р+ц — 3)-го элемента ИЛИ второй группы, отличающаяся тем, что, с целью повышения надежности среды, в нее введены (Й вЂ” 1) схема сравнения, первая группа входов

j-й схемы сравнения соединена с выходами контрольных триггеров (j+I) -го модуля (j=1,...,N — 1), а вторая группа входов — с контрольным входом однородной среды, инверс-ный и прямой выходы j-й схемы сравнения соединены со вторыми входами j-x элементов

И первой и второй групп соответственно, второй вход q-ro элемента И р-й группы соединен с прямым выходом q-й схемы сравнения, инверс. ный выход j-й схемы сравнения соединен со входами элементов И (N+1)-й группы с j-го по (N — 2)-й.

;образом, при неисправности среды используется информация резервных триггеров.

Технический эффект предлагаемого изобре- . тения заключается в повышении надежности среды за счет косвенного контроля и резервиро-. вания, кратного информационному весу элемента. При последовательных отказах любых со среды продолжает поступать информация без потери точности. Лишь неисправность модуля, I o с которого снимается первый основной разряд для Й-разрядной среды, приводит к потери точм и"= ( ности 1/ g g" 100%. Кроме того, имеется воз.. и=о можность контроля среды без нарушения цикла

15 работы.

Однородная вычислительная среда, содержащая Й модулей, группы элементов И и ИЛИ, причем каждый i-й (i- =1,...,N) содержит один ,рабочий триггер, (i — 1) контрольных триггеров, (N-i) резервных триггеров, выходы элементов ИЛИ первой группы и выход рабочего триггера первого модуля соединены с соответствующими выходами среды, первый вход каждого элемента ИЛИ первой группь соединен с выходом соответствующего элемента И первой группы, первый вход первого элемента И первой группы соединен с выходом первого резервного триггера первого модуля, первый вход к-ro элемента И первой группы (к=2,..., Й-1) соединен с выходом (к — 1)-ro элемента

ИЛИ Второй группы, ВторОЙ ВхОд каждого 35 элемента ИЛИ первой группы соединен с выхо. дом соответствующего элемента И второй

Формула изобретения

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке ла 2640972,/18 — 24, кл. G 06.F. 7/00, 1978.

2. Авторское свидетельство СССР по заявке

Ж 2749377/18 — 24, кл. G 06 F 7/00, 06.04.79 (прототип).