Устройство для устранения последствий случайных сбоев

Устройство для устранения последствий случайных сбоев

Иллюстрации

Показать все

Реферат

 

Г.М.Антонов, Н.И.Ванкипин, М.Г.Гур

А. В.Савоськин, В.А.Финкел и А.З.Шостак (72) Авторы . изобретения

Лузан, (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ ПОСЛЕДСТВИЙ

СЛУЧАЙНЬЕ СБОЕВ

Известны устройства, позволяющие устранять последствия случайных сбоев и содержащие блоки памяти для помещения в них промежуточных результатов вычислениИ, управлякщие регистры, систему фиксации сбоев, счетчик повтора сбойной микрокоманды, команды нли участка программы t ai.

Недостатки известных устройств заключаются в ограниченной облаСти применения, так как каждое из них предназначено для конкретного типа

UBM и не полностью обеспечивает устранение сбойных ситуаций, возникающих в процессе работы ЦВМ в устрой-, Изобретение относится к вычисли1 тельной технике и может быть использовано в цифровых вычислительных машинах (lg3M) для устранения последствий случайных сбоев в устройстве центрального управления и арифметическом устройстве центрального процессора.

2 стве центрального управления и арифметическом устройстве.

Наиболее близким к предлагаемому по технической сущности является устройство для устранения последствий сбоев, содержащее группу триггеров признака, группу элементов И, блок блокировки, счетчик, блок выдачи данных, причем выходы последнего регистра передачи данных соединены с

10 первыми входами группы элементов И, выходы элементов И вЂ” со вторым выходом устройства и со входом первого регистра передачи данных, второй вход

15 устройства — с первым входом первого триггера признака, выход каждого триггера признака подключен ко входу последующего триггера признака, выход последнего триггера приэнака— к первому входу блока блокировки, второй вход которого соединен с третьим входом устройства, выход блока блокировки — к первому выходу устройства и первому входу блока выдачи

886002 данных, второй вход которого соединен с управлякицимн входами регистров передачи данных и с четвертым входом устройства, выход блока выдачи данных связан со вторыми входами группы элементов И, со входом .счетчика, первый выход которого является третьим выходом устройства, а второй выход счетчика соединен с третьим входом блока блокировки <23.

Недостаток указанного устройства заключается в ограниченной области применения, так как оно может быть использовано только в тех ЦВИ, вся память которых, включая регистровую и память на управляющих триггерах, реализована в виде блока оперативной

1памяти. Поскольку ЦВМ выполняют операции, изменяя содержимое информационных регистров и состояние триггеров управления, а также содержимое регистров арифметического устройства, блокирования записи в оперативную память по сбою совершенно не достаточно. Неверно выполненная команда может изменить содержимое регистров своих исходных операндов и тем самым исключить принципиальную возможность повторения . Таким образом, отказ ЦВИ происходит и в том случае, когда сбой возникает на команде, при выполнении которой изменяются состояния триггеров управления или регистров устройства центрального управления, регистров арифметического устройства, не имеющих входов в регистры передачи данных. Кроме того, сбой, происходящий в самой аппаратуре устранения сбоев, также приводит к отказу ЦВМ и полной поте ре диагностической информации.

Цель изобретения — расширение области применения устройства за счет расширения множества устраняемых сбойных ситуаций, а также возможности его работы с ЦВМ разного типа и поколения.

Поставленная цель достигается тем, что в устройство, содержащее

И блоков памяти, первые входы которых подключены к соответствующим выходам дешифратора и выходам первой группы выходов устройства, а выходы - к соответствующим выходам второй группы выходов устройства, и счетчик, выходом соединенный со входом дешифратора и выходом устройства, а входом — со входом устройства, введены M шифраторов адреса и блок фиксации фаз выполнения команды, причем. вторые и третьи входы блоков памяти соединены с соответствующими входами первой и второй групп входов устройства, первая группа выходов блока фиксации фаз выполнения команды подключена к группам входов шифраторов адреса, группа входов — ко второй группе входов устройства, а вторая группа выходов — к первым входам

1О соответствующих шифраторов адреса, второй вход и выход каждого иэ которых соединены соответственно с первым и четвертым входами одноименного блока памяти.

Блок фиксации фаз выполнения команды содержит счетчик, М дещифраторов и И групп триггеров, причем вход

i --ro дешифратора (1 =1,И) соединен с -ым входом группы входов блока, группа входов — с выходами триггеров (i -1) -ой группы. а 1 -ый выход группы выходов (j=I,п1), — с первым входом

1-ro триггера 1-той группы и вторым

25 входом „ -го триггера {i - <) -ой группы, второй вход j --ro триггера

1М-ой группы соединен с первым входом (j +1) -го триггера той же группы, второй вход rn -го триггера М-ой группы соединен с первым входом первого триггера той же группы, выходы дешифраторов являются второй группой выходов блока, вход и группа выходов счетчика подключена соответственно

35 ко входу и группе входов первого дешифратора;

На фиг.1 представлена блок-схема предлагаемого устройства1 на фиг.2— схема блока фиксации фаз выполнения команды.

Устройство содержит (фиг.1) блок фиксации фаз выполнения команды, шифраторы 2 адреса, блоки 3 памяти, дешифратор 4 и счетчик 5. На фиг.1

45 также показаны центральный процессор (UII) 6 и оперативное запоминающее устройство (ОЗУ) 7.

Блок I фиксации фаз выполнения команды содержит счетчик 8, выходы

9 второй группы выходов блока, триг50 геры 10, дешифраторы 11 выходы 12 первой группы выходов блока и входы !

3 блока.

Устройство работает следующим образом.

55 ЦП 6 работает с 1 кратным совмещением выполнения команд во времени.

Все информационные регистры и триггеры управления ЦП 6 разбиты на р груп5

11

Формула изобретения

S 8 пы по признаку одновременного изменения информации в данной группе.

Поэтому в каждый данный момент времени в память записывается р групп, Запись групп производится в блоке

3 и хранится до полного .окончания обработки команды в устройстве центрального управления и арифметическом устройстве ЦП 6. Адреса записи формируются шифраторами 2. В качестве приз наков записи используются сигналы фаз выполнения команды, поступающие на вход блока l. Запись информации в блоки 3 осуществляется одновременно с изменением информации в группах.

Запись информации в блоки 3 производится по е уровням одновременно, так что в блоках памяти имеется полная информация состояния регистров устройства центрального управления и арифметического устройства ЦП 6 для всех т команд, находящихся в обработке в ЦП 6.

При фиксации сбоя аппаратурой конт роля ЦП 6 работа последнего блокируется и вырабатывается сигнал запуска счетчика 5, сигнал с выхода которого одновременно используется как признак записи в ОЗУ 7. Счетчик 5 формирует адрес записи. В матрице триггеров 10, имеющей размерность rn x М, где rn— глубина совмещения выполнения команд

1во времени, M — число раз обработки команд, производится выделение признаков записи, соответствующих каждой группе, записываемой в блоки 3, а также формирование признаков последней бессбойно завершенной команды.

На входы 13 поступают из ЦП 6 сигналы фаэ выполнения команд, которые с помощью дешифраторов 11 и счетчика

12 фиксируются в триггерах 10, а затем поступают .с выходов 9 в качестве признаков записи групп в блоки 3.

Начальные фазы команд фиксируются в первом столбце триггеров блока

1, последующие — в других столбцах триггеров 10.

Сигнал, характеризующий окончание обработки команды на уровне устройства центрального управления, фиксируется в последнем столбце триггеров 10 и используется в качестве признака бессбойно завершенной команды, этот сигнал с выходов 12 формирует адрес блока памяти, в котором хранится информация, соответствующая бессбойно завершенной команде. Информация из блоков памяти переписы86002 4 вается в ОЗУ 7, блокировка 4Н 6 снимается и производится программное восстановление информации регистров и триггеров управления информацией, соответствующей последней бессбойно завершенной команде. Затем производит" ся повторное выполнение сбойного участка и, если сбой на зафиксирован, управление передается прерванной программе, а в случае наличия сбоя управления передается системным средствам восстановления.

Таким образом, предлагаемое устройство позволяет определить последнюю бессбойно завершенную команцу, а также сформировать с помощью шифра-. торов адресов сигналы, необходимые для записи информации, соответствующей командам, одновременно находящимся в обработке ЦП 6, в отдельные блоки памяти, и тем самым обеспечить возможность его применения в ЦВИ как второго, так и третьего поколения, а также .осуществлять большой процент исправления ошибок, вызванных случайными сбоями, возникающими в процессе работы ЦВИ.

1 . Устройство для устранения последствий случайных сбоев, содержащее

М блоков памяти, первые входы которых подключены к соответствующим выходам дешифратора и выходам первой группы выходов устройства, а выходы — к соответствующим выходам второй группы выходов устройства, и счетчик, выхо-. дом соединенный со входом дешифра1.Ю тора и выходом устройства, а входом-: со входом устройства, о т л и ч а— ю щ е е с я тем,. что, с целью расширения области применения в него введены M шифраторов адреса и блок фиксации фаэ выполнения команды

У пРичем вторые и третьи входы блоков памяти соединены с соответствующими входами первой и второй групп входов устройства, первая группа выходов блока фиксации фаз выполнения команды

5Ф подключена к группам входов шифраторов адреса, группа входов — ко второй группе. входов устройства, а вторая группа выходов — к первым входам соответствующих шифраторов адреса, 55 второй вход и выход каждого из которых соединены соответственно с первым и четвертым входами одноименного блока памяти.

886002

2. Устройство по п.!, о т л ич а ю щ Е е с я тем, что блок фиксации фаз выполнения команды содержит счетчик, М дешифраторов и М групп триггеров, причем вход i -го дешифратора (! в 1, М) .соединен с -ым входом группы входов блокй, группа входов — с выходами триггеров (1-I)-ой группы, а (-ый выход группы выходов (j = !,w)- с первым входом

f --ro триггера 3 -ой группы и вторым входом j --го триггера (1 - 4) -ой группы, второй вход $ -го триггера М-ой группы соединен с первым входом (g +!) -го триггера той ке группы, второй вход m -ro триггера М-ой группы соединен с первым входом первого триггера той ше группы, выходы дешифраторов являются второй группой

S выходов блока, вход и группа выходов счетчика подключены соответственно ко входу и группе входов первого дешифратора.

Источники информации, 1 ° принятые во внимание при экспертизе

l. Авторское свидетельство СССР

У 544968, кл. G 06 F !!/00, 975.

2. Авторское свидетельство СССР

Ф 552608, кл. G 06 F II/00, !975 (прототип).

886002

Составитель В.Вертлиб

Редактор И.Михеева Техред M. Надь

Корректор М.Пожо, Филиал ППП "Патент", г.ужгород, ул.Проектная,4

Заказ 10560/78 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5