Аналого-цифровое делительное устройство

Аналого-цифровое делительное устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОВРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (<и>886017 (51)M. Кл. (6l ) Дополнительное к авт. саид-ау— (22)Заявлено 04.06.79 (21) 2774671/18-24 с присоелинеиием заявки М (23) Приоритет— а О6 .1 3/00

Ввуааратнвннмй квинтвт

СССР аю двнаи нзв4рвтвннй н вткрмтнй

Опубликовано 30.11.81 ° Ьюллетень М 44 (53) УДК 681 335. (088. 8) Дата опубликования описания 30 .1 1.81 (72) Авторы изобретения

А.С. Вершинин и Г.В.Вершинина (7l ) Заявитель

Новополоцкий политехнический инст (54) АНАЛОГО-ЦИФРОВОЕ ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к аналогоцифровой вычислительной технике и может быть использовано в различных комбинированных вычислительных комплексах, где требуется выполнение операции деления аналоговых величин с получением результата в цифровом виде.

Известны аналого-цифровые делительные устройства, построенные на основе аналого-цифровых преобразователей

10 (АЦП1 с преобразователем код-напряжение;ПКН в цепи обратной связи 11 °

Недостатки известных устройств состоят в низкой точности деления и сравнительно небольшом динамическом, диапазоне входных сигналов.

Наиболее близким по технической сущности к предлагаемому является аналого-цифровое делительное устройство, представляющее собой вычислительный аналого-цифровой преобразователь АЦП с преобразователем код-напряжение ПКН в цепи обратной связи, в котором операция деления осуществляется подачей напряжений, соответствующих делимому, на вход схемы сравнения и напряжений, соответствующих делителю, на аналоговый вход преобразователя код-напряжение j2).

Недостаток такого устройства заключается в сравнительно небольшом динамическом диапазоне входных сигналов, соответственно, делимого и делителя. Операция деления невозможна совсем, если напряжение делимого больше напряжения делителя. Кроме того, при малых значениях напряжения делимого относительно напряжения делителя устройство обладает большой погрешностью.

Цель изобретения — повышение точ. ности деления и расширение динамического диапазона входных сигналов аналого-цифрового делительного устройства.

Поставленная цель достигается тем, что в аналого-цифровое делительное устройство, содержащее компаратор, 88601 7 преобразователь кода в напряжение, выход которого подключен к первому входу компаратора, счетчик импульсов, выходы которого подключены к управляющим входам преобразователя. кода в напряжение и. являются первым выходом устройства, ключ, триггер управления и генератор импульсов, выход которого подключен к информационному входу ключа, управляющий вход ключа подключен к выходу триггера управления, выход ключа подключен ко входу счетчика, первый вход триггера управления подключен к выходу компаратора, введены масштабный блок. делимого, информационный вход которо го является входом делимого устройства, масштабный блок делителя, информационный вход которого является входом делителя устройства, источник опорного напряжения и блок управления, первый и второй входы которого подключены к выходам масштабных блоков делимого и делителя соответственно, третий вход блока управления подключен к выходу генератора импульсов, четвертый вход подключен к выходу источника опорного напряжения, первый и второй выходы блока управления подключены к управляюшим входам масштабных блоков делимого и делителя соответственно, третий выход блока управления подключен ко второму входу триггера управления, четвертый выход блока управления является вторым выходом устройства.

Кроме того, блок управления содержит .четыре компаратора, два операционных усилителя, пять элементов И, четыре инвертора, два реверсивных счетчика, два дешифратора и один шифратор, первые входы первого и второго компараторов объединены и являются первым входом блока управления, второй вход первого компаратора, вход первого операционного усилителя и первые входы третьего и четвертого компараторов объединены и являются вторым входом блока управления, первые входы всех ключей объединены и являются третьим входом блока управления, второй вход третьего компаратора и вход второго операционного усилителя объединены и являются четвертым входом блока управления, выходы первого и второго операционных усилителей подключены ко вторым входам второго и четвертого компараторов соответственно, выход первого компаратора подключен к первому входу первого элемента И, ко входу первоI

ro инвертора и к первому входу пятого элемента И, выход второго компа3 ратора подключен ко второму входу первого элемента И и ко входу второго инвертора, выход третьего компаратора подключен к первому входу второго элемента И, ко входу третьеl4 го инвертора и ко второму входу пятого элемента И, выход четвертого компаратора подключен ко второму входу второго элемента И и ко входу четвертого инвертора, выход первого !

% инвертора подключен к первому входу третьего элемента И, выход второго инвертора подключен ко второму входу третьего элемента И и к третьему входу пятого элемента И, выход треть30 его инвертора подключен к первому входу четвертого элемента И, выход четвертого инвертора подключен ко второму входу четвертого элемента И и к четвертому входу пятого элемен23 та И, выходы первого, второго, треть его и четвертого элементов И подключены соответственно ко вторым входам первого, второго, третьего и четвертого ключей, выходы первого и второ30 го ключей подключены соответственно к первому и второму входам

° первого реверсивного счетчика, выходы третьего и четвертого ключей подключены соответственно к первому и второму входам второго реверсивного счетчика, группа выходов первого реверсивного счетчика подключена ко входам первого дешифратора и к первой группе входов шифратора, груп па выходов второго реверсивного счетчика подключена ко входам второго дешифратора и ко второй группе входов шифратора, выходы первого дешифратора являются первым выходом блока управения, выходы второго дешифратора являются вторым выходом блока управления, выход пятого элемента И является третьим выходом блока управления вых

Э

ыходы шифратора являются четвертым выходом блока управления.

На фиг.! приведена блок-схема аналого-цифрового делительного устройства, на фиг..2 — структурная схема масштабного блока, на фиг.З вЂ” структурная схема блока управления.

55 налого-цифровое делительное устройство содержит преобразователь ) кода в напряжение, счетчик 2 импульсов, ключ 3, генератор 4 импульсов, компаратор 5, триггер 6 управления, масштабный блок 7 делимого, блок 8 управления, масштабный блок 9 делителя и источник 10 опорного напряжения

Масштабный блок содержит масштабный операционный усилитель 11, постоянные резисторы 12, переменные резисторы 13 и коммутатор 14 аналоговых сигналов. Масштабирование осуществляется путем переключения входного напряжения Ug>< посредством коммутатора к соответствующему входу масштабного операционного усилителя.

Блок управления содержит компараторы 15-1 8, операционные усилители

l 9 и 20, осуществляющие деление пополам напряжений К g 0д,л и ООп элементы И 21-25, ключи 26-29, инверторы (элементы НЕ) 30-33, реверсивные счетчики 34 и 35, дешифраторы

36 и 37, управляющие коммутаторами масштабных блоков, и.шифратор 38, выделяющий код порядка частного от деления двух напряжений.

Напряжение делимого через масштабный блок 7 делимого поступает на первый вход компаратора 5 и первый вход блока 8 управления. Напряжение делителя, в свою очередь, через масштабный блок 9 делителя поступает на аналоговый вход преобразователя 1 кода в напряженна и на второй вход блока 8 управления, первый и второй выходы которого соединены с управлянщими входами масштабных блоков 7 делимого и 9 делителя соответственно.

Выход преобразователя 1 кода в напряжение соединен со вторым входом компаратора 5. В исходном состоянии триггер 6 управления закрывает ключ 3, и импульсы генератора 4 не проходят на . вход счетчика 2 импульсов.

Устройство работает следующим образом.

На вход блока 8 управления подается некоторое опорное напряжение UpI1, от источника IO, выбираемое как максимально возможное для выбранных схем. преобразователя 1 кода в напряжение. и компаратора 5.Блок 8 управления сравнивает выходное напряжение масштаб-. ного блока 9 делителя с уровнями напряжения Upq и ОО 1 /2 и и компаратора 5. Блок 8 управления с

1 уровнями напряжения 0 и Upq/2 и устанавливает коэффициент передачи блока делителя К таким, чтобы выполнялось условие, U0rl ("1 - VOI1 ") ! делимого е

После того, как будут выполнены оба условия (1) и(2) блок 8 управления переключает триггер 6 управления, который в свою очередь открывает

З ключ 3, и импульсы от генератора 4 начинают поступать на вход счетчика 2 импульсов. Кодовое состояние счетчика 2 преобразуется в ступенчатое и линейно растущее напряжение на выхо б де преобразователя 1 код-напряжения.

При срабатывании схемы 5 сравнения триггер 6 управления переключается обратно и снова отключает генератор

4 импульсов от счетчика 2. Код, со 4 держащийся в счетчике 2, представляет собой мантиссу частного от деления двух напряжений. В результате того, что масштабные коэффициенты обоих масштабных блоков могут принимать нз.значения только кратные двум, изменение масштабного коэффициента равнозначно перенесению запятой в двоичном числе. Следовательно, по кодовым состояниям управляющих выхо Е дов блока управления можно судить о порядке полученного результата, который и выдается из блока 8 управления параллельно с мантиссой. При: вйполнении условий 1) и (2) число, 4 содержащееся в счетчике, всегда явля- ется нормализованным, .т.е. первая значащая цифра всегда отличается от нуля. Таким образом, на выходе аналого-цифрового делительного устройства частное от деления двух напряжений получаем в виде нормализованного двоичного числа с плавающей запятой.

Блок 8 управления работает следующим образом. Компараторы 15 и 16 блока 8 управления осуществляют сравнение выходного напржхелия К 10* масштабного блока 7 делимого с выходиья напряжением К ц1,, масштабного . блока 9 делителя и с напряжением

88601 7 "б где h 0, — выходное напряжение масштабного блока делителя.

° Аналогичным образом блок 8 управления сравнивает выходное напряжение масштабного блока 7 делимого. с уров нями напряжения K U*< и К Од <->> — выходное напряжение масштабного блока 7

8860!7 8 (), и запускает триггер 6 управле(2) ния аналого-цифрового делительного устройства.

Для выделения кода порядка частно-

4 го от деления двух напряжений служит шифратор 38, на входы которого поступают выходы обоих реверсивных счетчиков 34.и 35. Принципиально шифратор

38 может быть выполнен как комбина!

4 ционный двоичный сумматор в режиме вычитания, Применение предлагаемого устройства по сравнению известными позволяет получить более высокую точ-! з ность выполнения операции деления напряжений, так как в процессе работы устройства сравнение нап,"яжений на компараторе осуществляется на более высоком уровне по сравнению с р4 известным устройством, значительно расширить динамический диапазон входных сигналов, результат деления напряжений получать в виде нормализованного двоичного числа с плавающей запятой, что позволяет испольэовать его без дополнительных преобразований в цифровых вычислительных устройствах и системах.

Формула изобретения

kéЦ4л/2 соответственно. Компараторы

17 и 18 блока 8 управления осуществляют сравнение вьпсодного напряжения

1 U*p, масштабного блока 9 делителя с опорным напряжением U и с напряжением 0оп jg соответственно. Совокупность элементов И 21, 22, ключей

26 и 27 и инверторов 30 и 31 обеспечивает управление реверсивным счетчиком 34, который через дешифратор

36 переключает коммутатор 14 масштаб ного блока 7 делимого. Логика работы блока управления предполагает для компараторов, что если уровень сравниваемого напряжения больше заданного, то на выходе компаратора появляется логический ноль, в противном случае логическая единица. По кодовому сочетанию выходных сигналов компараторов 15 и 16 вырабатываются сигналы управления реверсивным счетчиком 34 на счет в прямом либо обратном направлении и останов.

Так, при состоянии выходных сигналов компараторов 15 и 16 соотнетственно 11 срабатынает элемент И 21 и через ключ 26 включает реверсинный счетчик 34 на счет в прямом направлении. На первые входы ключей 26, 27, 28 и 29 поступают импульсы f g от генератора 4 импульсов аналого-цнфроного делительного устройства. При . состоянии выходных сигналов укаэанных компараторов 00, зти сигналы инвертируются с помощью инверторов 30 и

31, срабатывает элемент И 22 и через ключ 27 включает реверсивный счетчик

34 на счет в обратном направлении.

При состоянии выходных сигналов компаратаров 15 и,! 6 соответственно 10 ключи 26 и 27 закрыты и реверсивный счетчик 34 находится в состоянии покоя. Указанное состояние выходных сигналов компараторов имеет место при выполнении условия (2) .

Аналогичным образом работает и второй канал для управления масштабным блоком делителя с компараторами

1Т и 18, реверсинным счетчиком 35, управляющим дешифратором 37, элементамы И 23, 24, ключами 28 и .29 и инверторами 32 и 33. Состояние выходных сигналов компараторов 17 и 18, соответственно, 10 имеет место при выполнении условия (,1) . Элемент И

25 выделяет состояние компараторов

1$, !6, 1 7 н 18 соответственно, 1010, которое имеет место только при одновременном выполнении условий !) и

1 . Аналого-цифровое делительное устройство, содержащее компаратор, преобразователь кода в напряжение, д выход которого подключен к первому входу компаратора, счетчик импульсов, выходы которого подключены к управляющим входам преобразователя кода в напряжение и являются первым а4 выходом устройства, ключ, триггер управления и генератор импульсов, выход которого подключен к информационному входу ключа, управляющий вход ключа подключен к выходу триг гера управления, выход ключа подключен ко входу счетчика, первый вход триггера управления подключен к выходу компаратора, о т л и ч а ю щ ее с я тем, что, с целью повышения точности деления и расширения динамического диапазона входных сигналов, в него введены масштабный блок дели,мого, информационный вход которого, является входом делимого устройства, масштабный блок делителя,информационный вход которого являет,ся входом делителя устройства, источник опорного напряжения и блок управления, первый и второй входы

88601 7

10 которого подключены к выходам масш. табных блоков делимого и делителя соответственно, третий вход блока управления подключен к выходу генератора импульсов, четвертый вход подключен к выходу источника опорного напряжения, первый и второй выходы блока управления подключены к управляющим входам масштабных блоков делимого и делителя соответственно, третий выход блока управления подключен ко второму входу триггера управления, четвертый выход блока управления является вторым выходом устройства.

2. Устройство по п.1, о т л и. " ч а ю щ е е с я тем, что блок управления содержит четыре компаратора, два операционных усилителя, пять элементов И, четыре инвертора, два реверсивных счетчика, два дешифратора и один шифратор, первые входы первого и второго-компараторов объединены и являются первым входом блока управления, второй вход первого компаратора, вход первого операционного усилителя и первые входы третьего и четвертого компараторов объединены и являются вторым входом блока управления, первые входы всех ключей объединены и являются третьим входом блока управления, второй вход третьего компаратора и вход второго операционного усилителя объединены и являются четвертым входом блока управления,выходы первого и второго операционных усилителей подключены ко вторым входам второго и четвертого компараторов соответственно, выход первого компаратора подключен к первому входу первого элемента И, ко входу первого инвертора и к первому входу пятого элемента И, выход второго компаратора подключен ко второму входу первогс элемента И и ко входу второго инвертора, выход третьего компаратора подключен к первому входу второго элемента И, ко входу третьего инвертора и ко второму входу пятого элемента

И, выход четвертого компаратора подключен ко второму выходу второго элемента И и ко входу четвертого инвер3 тора, выход первого инвертора подключен к первому входу третьего элемента И, выход второго инвертора подключен ко второму входу третьего элемента И и к третьему входу пятого

1О элемента И,выход третьего инвертора подключен к первому входу четвертого элемента И,выход четвертого инвертора подключен ко второму входу четвертого элемента И и к четвертому входу пятоИ го элемента И, выходы первого, второго, третьего и четвертого элементов -И: подключены соответственно ко. вторым . входам первого, второго,. третьего и четвертого ключей, выходы первого и второго ключей подключены соответственно к первому и второму входам первого реверсивного счетчика, выходы третьего и четвертого ключей подключены соответственно к первому и второму входам второго реверсивного счетчика, группа выходов первого реверсивного счетчика подключена ко входам первого дешифратора и к первой группе входов шифратора, группа выхо" дов второго реверсивного счетчика подключена ко входам второго дешифра" тора и ко второй группе входов шифратора, выходы первого дешифратора являются первым выходом блока управле33 ния, выходы второго дешифратора являются вторым выходом блока управления, выход пятого элемента И является третьим выходом блока управления, выходы шифратора являются четвертым

49 выходом блока управления.

Источники информации, принятые во внимание при экспертиэе

1 ° Авторское свидетельство СССР » 11 368615, кл. G 06 J 3/00, 1 973, 2. Авторское свидетельство СССР

Ф 438999, кл,. G 06 J 3/ОО, 1972 (прототип).

886017

Составитель Т. Сапунова

Редактор И.Михеева Техред М. Надь Корректор; М.Пожо

Заказ 10560/78 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4