Программируемое постоянное запоминающее устройство

Программируемое постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социапистическик

Респубики ц886055 (61) Дополнительное к авт. свид-ву (22) Заявлено 28.01.80 (21) 2873720/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 30. 11. 81. Бюллетень Мв44

Дата опубликования описания 01. 12.81 (53)М. Кл.

С » С 17/00 твеуАарстееинь и кемитет

СССР ив делам изоеретеиий и отернтий (53) УДК 681.327..Ь(088.8) (72) Авторы изобретения

В. M. Глушков, В П. Деркач, А:=А,.-.Чержвинакий и П. В. Иедведев., L

Ордена Ленина институт кибернетики.

ЛН Украинской ССР (7!) Заявитель (54 ) ПРОГРАМ1ИРУЕМОЕ ПОСТОЯННОЕ ЗАПОИИНАЮЦЕЕ

УСТРО 1СТВО

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных устройств дискретной автоматики на базе больших интегральных схем, Известно програмируюемое постоян- ное запоминающее устройство, содержащее полу троводниковую подложку, на которой вместе с ячейкой памяти формируется интегральная схема записи

10 и стирания с использованием конденсатора (1), Однак о для элем ентов п амя ти на халькогенидных стеклах это неприемлемо из-.за большой требуемой емкости

15 конденсатора.

Наиболее близким к предлагаемому по технической сущности является устройство, содержащее накопитель, три дешифратора с адресными формирователями,блок разрешения считывания, первые управляющие ключи, первые входы которых соединены с первыми выходами накопителя, первые и вторые входы которого соответственно соединены с первыми и вторыми выходами соответствующих первых управляющих ключей, шины записи-считывания, входные-выходные шины управления Г23.

Недостатками этого устройства являются необходимость подведения ко всем выходным контактам интегральной схемы повышенного напряжения записи, что усложняет применение интегральной схемы в одноплатных конструкциях, а также усложняет аппаратуру записи за счет увеличения числа нестандартных выходных цепей записи и наличие одной цепи управления как дешифратором, так и шиной записи, что ограничивает возможности управле" ния режимом формирования шнура и тем самым снижает надежность устройства.

Кроме того, в этом устройстве не обеспечивается управление разрядом шин накопителя в течение времени ожидания и счнтывания, что уменьшает быстродействие устройства.

886055

Цель изобретения — повышение надежности и быстродействия устройства.

Для достижения поставленной цели в програмируемое постоянное запоминающее устройство введен блок записи-считывания, блок управления записью, вторые управляющие ключи и эле" мент разряда шин накопителя, вход которого соединен со второй шиной 1О управления и со входом третьего дешифратора, а выход — со вторыми входами первых управляющих ключей, тре-. тьи и четвертые входы которых соединены соответственно с выходом третьего дешифратора и с первыми выходами соответствующих блоков записи-считывания, первые входы которых соединены с третьими выходами собтветствующих первых управляющих ключей, вторые входы — с первой шиной управления и входом второго дешифратора, а третьи, четвертые и пятые входы — соответственно с первым и третьим выходами блока управления записью, первый вход которого соединен со второй шиной управления, а второй — с третьей шиной управления, шестые и седьмые входы блоков записи-считывания . соответственно соединены с выходом блока разшерения считывания и с соответствующими входными шинами, вход блока разрешения считывания соединен с четвертой шиной управления, вход первого дешифратора соединен с первой шиной управления, а выход— с первьм входом вторых управляющих ключей, вторые входы которых соединены с выходом второго дешифратора, а выход — с третьими входами накош»40 теля.

Блок записи-считывания содержит входной усилитель, ключ записи,первыи .и второй ключи управления записью,выходной усилитель, элемент защиты в ы- 45 ходного усилителя, элемент сдвига ур овней постоянного напряжения, при этом выход входного усилителя соединен с первым входом элемента защиты выходного усилителя, второй вход ко-. 50 торого соединен с шестым входом блока, а выход — со входом элемента сдвига ур овней постоянного напряжения, выход которого подключен к первому входу выходного усилителя, второй и третий вход которого соединены соответственно со вторым и шестым входами блока а выход — с первым входом

У первого ключа управления записью, второй вход которого соединен с пятым входом блока, а выход — с первым входом второго ключа управления записью, второй вход которого соединен с выходом ключа записи и с первым входом блока, а выход — с первым входом ключа записи, второй и третий входы которого соответственно соединены с четвертым и третьим входами блока, а первый.и второй входы входного .усилителя соответственно соединены с первым и вторым входами блока.

Блок управления записью содержит два эмиттерных повторителя и нагрузочный элемент, при этом первые входы нагрузочного элемента и первого эмиттерного повторителя соединены со вторым входом блока, второй вход первого эмиттерного повторителя — с первым входом блока, выход нагрузочного элемента — с первым выходом блока, а выход. первого эмиттерного повтори— теля — со входом второго эмиттерного повторителя и со вторым выходом блока, а выход второго эмиттерного повторителя — с третьим выходом блок .

На фиг. 1 и 2 представлены соответственно блок-схема и структурная схема программируемого постоянного запоминающего устройства, конструктивно исполняемого в одном кристалле интегральной схемы; на фиг. 3 — пример электрической схемы.

Организация памяти М Х П, где М— число адресуемых слов памяти, П— число считываемых разрядов в одном слове памяти. Оборудование, ограниченное пунктирной линией и обозначенное "Фрагмент 1", относится только к первому разряду памяти. Для построения остальных разрядов используются аналогичные фрагменты, подключаемые, как показано на фиг. 1,2 и 3.

Устройство содержит накопитель 1, состоящий из элементов памяти, вторые управляющие ключи 2, дешифраторы 3-5 с адреснь1ми формирователями, элемент 6 разряда шин накопителя, блок 7 записи-считьвания, блок 8 управления записью, блок 9 разрешения считывания, шины 10 входные-выходные первые управляющие ключи 11, шины 12 записи-считьвания, первую 13, вторую 14, третью 15 и четвертую 16 управляющие шины.

Принцип работы заключается в следующем.

886055

При подаче сигналов адреса и вы" борки кристалла происходит активизация соответствующих управляющих ключей 2 и 11.

В режиме чтения блок 7 записи-считывания задает ток считывания через адресованные цепи считывания и в зависимости от величины сопротивления адресованных элементов в каждом фрагменте считываются уровни напряжений, соответствующие логическому "нулю" или логической "единице". Блок 9 разрешения считывания согласовывает уровни сигнала разрешения считывания с уровнями внутренних сигналов схемы, а также позволяет стробиро" вать считываемую в выходной каскад информацию во времени, благодаря чему можно уменьшить время завершения переходных процессов в- схеме. Элемент 6 разряда шин накопителя позво, ляет разряжать горизонтальные шины, которые могут заряжаться токами утечки, а также в результате считывания слов, в которых элементы памяти наХОДЯТСЯ В ВЫСОКООМНОМ СОСТОЯНИИ Ир тем самьм, исключить одновременный разряд всех горизонтальных шин накопителя. Запись в элементы памяти производится последовательно. Выбор необходимого разряда адресуемого слова осуществляется подачей на шины 10 входные-выходные сигналы нулевого уровня. Оборудовайие, осуществляющее запись информации (оборудование контроля, программатор), обеспечивает подачу на вход второй управляющей шины 14 напряжения, равного напряжению сигнала О „ . В связи с тем, что первые управляющие ключи 11 не являются идеальными и на шины невыбранных разрядов накопителя может попасть высокое напряжение записи блоки 7 записи-считывания осуществляют также коммутацию на землю шин невыбранных разрядов накопителя через первые управляющие ключи 11. Блок управления записью предназначен для уменьшения мощности, выделяемой схемой за цикл записи одного бита информации, с целью обеспечения скорости записи информации и улучшения воэможностей контроля схемы в процессе производства, а также обеспечивает минималь-.. ное шунтирование цепей записи, что позволяет управлять формированием сопротивлений элемента памяти s наиболее благоприятных режимах напряжений и токов.

Состав и связи блоков записи-счи-. тывания и управления ключами показаны на фиг.. 2. Блок записи-считывания содержит входной усилитель 17, задающий режим считывания и осуществляющий усиление сигнала, элемент 18 защиты выходного усилителя, осуществ.ляющий защиту цепей выходного усилителя от высокого напряжения, развивающегося при записи на шине 12 записисчитывания, элемент 19 сдвига уровней постоянного напряжения, используемый для согласования уровней

"единицы" и "нуля", подаваемых с выходного усилителя 17 на выходной усилитель 20, выходной усилитель 20, реализующий приводное ИЛИ и позволяющий, таким образом, соединять между собой информационные выходы нескольких кристаллов, ключ 21, записи, пропускающий записывающий импульс необходимой формы к выбранной шине накопителя при наличии управляющего сигнала блока 8 управления записьш, второй ключ 22 управления, блокирующий ключ 21 записи при отсутствии сигнала выбора данного разряда и разряжающего шины невыбранных разрядов через первый управляющий ключ Ф3, щ первый ключ 23 управления записие, обеспечивающий управление вторьм управляющим ключом 22 записи при ша личин разрешающего сигнала с блока

8 управления записью. р Ha входной усилитепь 17 И элемент 18 защиты выходного усилителя заводится сигнал выборки е целью уменьшения потребляемой мощности при невыбранном кристалле. Сигнал Е запрета выборки заводится на выход.ной усилитель 20 с целью стробирования, а также на элемент 18 защиты выходного усилителя с целью от;ключения.выходного усилителя 20 при ,,;записи. Блок 8 управления записью состоит из нагрузочного элемента 24, .позволяющего снизить требование к мощности рассеяния на ключе 21 записи каждого разряда, первого эмиттерного повторителя 25, формирукицего управляющий сигнал записи, подаваемый на второй вход ключей 21 записи, второго эмиттерного повторителя 26, формирующего управляющий потенциал

И,,низкого уровня для управления первы-. ми ключами 23 управления зацисью.

Предлагаемая схема позволяет погасить излишек напряжения, который может подаваться во вторую управляю6055

14

ЗФ

7 88 щую шину 14 и, таким образом, допол- нительно снизить мощность, рассеиваемую на каждом блоке 7 зиписи-считывания, а также обеспечить минимальное шунтирование цепи записи элемента памяти накопителя I другими управляющими лелями.

Пример конкретной реализации устройства применительно к требованиям биполярной технологии показан на электрической схеме, изображенной на фиг. 3. Устройство содержит накопитель, включающий элемент памяти

ЭП, развязывающий диод Д1; разрядный диод Д2; первый управляющий ключ К2, Т1; элементы, задающие режим считывания, Rl, Д3; элемент разряда шин накопителя - диод Д5; резистор R4входной усилитель; элемент защиты Дб; элемент выходного усилителя, совмещенный с элементом сдвига уровней постоянного напряжения R5, R6, Т5, Д7, R7, ключ записи Тб, Т7, Д8, ДIО, RS; вентиль разряда невыбранных горизонтальных шин Д9; первый ключ управления записью Т8, Я9; второй ключ управления записью Т9, Дll, Д9; первый эмиттерный повторитель ТIО, TI1,, RIO, .

RlI, второй эмиттерный повторитель

1 2, RI 2, RIЗ; нагрузочный элемент

Д12, ДI3 и второй управляющий ключ

Т2, ТЗ, Д4, В.

Програмируемое запоминающее устройство работает следующим образом.

В исходном состоянии при низком уровне напряжения на входе цепей выбора горизонтальные шины накопителя

"разряжены через диоды Д2 и Дб, а вер- . тикальные заряжены через схему заряда

ИЗ,Д4.- При считывании в течение време" ни существования сигнала выбора в случае высокого сопротивления элемента памяти ЭП горизонтальная шина через

24,ДЗ и Tl заряжается до положительного значения, превышающего уровень 1, так как диод Д5 оказывается закрытым, а величина резистора R4 выбрана значительно больше величины эквивалент.ного сопротивления цепей считывания.

Величина 11А выбрана исходя из сумматорной величины тока утечки всех шин при считывании. Перед обращением к новому адресу памяти сигнал в цепи выбора уменьшается до значения, близкого к нулевому, на время, для разряда горизонтальной шины до низкого уровня. Такая организация дает возмбжность избежать последовательного

1 накопления зарядов на нескольких горизонтальных шинах при определенных сочетаниях кодов, а затем одновременного разряда их во времени считывания при других сочетаниях кодов. С целью снижения потребляемой мощности цепями считывания питание входного усилителя 17, а также элемента 18 защиты выходного усилителя производится от цепи выбора через диод Дб. Также от цепи выбора производится питание фазоинверсного каскада выходного ТТЛ усилителя 20. Вместо предлагаемой схемы может также использоваться схема генератора тока по схеме токоотвода, включенного либо вместо резистора R7, либо может быть совмещена со схемой элемента 18 защиты выходного усилителя. Запись осуществляется путем подведения к ключу 21 записи напряжения от внешнего генератора записывающего импульса, оптимальная форма которого может меняться в зависимости от вида записи (пробой, формирование шнура, стиранйе шнура и состава халькогенидного стекла.

Выбор разряда слов, в который осуществляется запись, определяется номером заземляемой лри записи выходной шины выходного усилителя 20.

При этом первый ключ 23 управления записью этого разряда закрывает второй ключ 22 управления записью и, таким образом, открывает соответст55 вующий ключ 21 записи. В разрядах, в которых в данный момент зались информации не производится через резистор R2 на горизонтальные шины может поступать высокий потенциал, одна ко благодаря открытому вентилю 17 (Д9 ) и открытому второму ключу 22 (Т9 ) управления записью через коллектор Тl горизонтальные шины незаписываемых разрядов разряжаются, исключая тем самым ошибочную запись, Работа цепей выбора слова памяти в режиме записи обеспечивается путем подачи на третий дешифратор 5 (ДШЗ) и далее на резистор R2 накопителя 1 ло54 вьппенного напряжения записи ло срав-. нению. с напряжением, развиваемом на горизонтальных шинах генератора записи, на величину, равную или большую падению напряжения на третьем дешифраторе 5 и резисторе R2 В связи с тем, что существуют оптимальные значения температур, при которых производится пробой, формирование и стирание шнура, и в то же время желатель9 88бП5 но обеспечить минимальный интервал .между записью двух бит, необходимо обеспечить минимум мощности, выделяемой на элементах схемы. Кроме того, питание цепей смещения первого 22 и второго 23 ключей управления записья от цепи записи привело бы к значительному шунтированию цепи записи вспомогательными цепями и тем самым затруднило бы реализацию режима генератора, jy тока. В связи с тем, что высокие напряжения на элементе памяти развиваются кратковременно, питание цепей смещения ключей 21 записи выполнено от цепи выбора третьего дешифратора

5 через первый эмиттерный повторитель 25, управляемый напряжением, формирующимся в цепи записи. Резистор

P.1Î в цепи базы первого эмиттерного повторителя 25 установлен с целью защиты перехода база-коллектор от перегрузок при превышении напряжением0эа напряжение во второй управляющей шине 14. С целью уменьшения площади кристалла, занимаемого памятью, желательно распределить максимальную мощность, выделяемую на одном из ключей 21. записи между ключом

21 записи и нагрузочным элементом 24 (Д12, Д13), который является общим

ЗФ для всех ключей 21 записи. Второй эмиттерный повторитель 26 управляется от цепей смещения ключей 21 записи через резистор R12, однако питается от обычного источника низкого наФормула изобретения

1. Программируемое постоянное запоминающее устройство, содержащее накопитель, три дешифратора с адресными формирователями, блок разрешения считывания, первые управляющие ключи, первые входы которых соединены с первыми выходами накопителя, первые и вторые входы которого соответственно соединены с первыми и вторыми выходами соответствующих первых управляющих ключей, шины записи-счи- тывания, входные-выходные шины управления, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, оно содержит блок записи-считывания, олок управления записью, вторые управляющие ключи и элемент разряда шин накопителя, вход которого соединен.со второй шиной управления и со входом третьего дешифратора, а выход — co BTopblMH входами первых управляющих ключей, третьи и четвер-. тые входы которых соединены соответственно с выходом третьего дешифрато-. ра и с первыми выходами соответствующих блоков записи-. считывания, первые .входы которых соединены с третьими выходами соответствующих первых клю-. чей, вторые входы — с первой шиной управления и входом второго дешифратора, а третьи, четвертые и пятые входы — соответственно с первым, вторым и третьим выходами блока управления записью, первый вход которого соединен со второй шиной управления, а второй — с третьей шиной управле-. пряжения.

Сигнал размещения считывания в режиме записи равен нулю, в результате чего усилитель считается отключенным от. входной шины, в режиме чтения 49 сигнал "Разрешения чтения" по отношению к сигналу "Выбор кристалла" подается с задержкой, определяемой временем завершения переходных процессов в цепях выбора адресуемого слова.

При чтении цепи выбора первого, второго и третьего дешифратора дешифаторы объединяются в одну цепь. В случае использования низких напряжений питания (4,5-5B) и при достаточном отношении сопротивлений И и остаточного сопротивления шнура диод ДЗ может отсутствовать.

При сравнении с известными предлагаемое устройство позволяет упростить

И конструкцию репрограмнруемых постоянных запоминающих устройств благодяря отсутствию согласу>оших схем между информационными выходами и последую5 l O щими схемами, выполненных на ТТЛ интегральных схемах, низкий уровень управляющих сигналов на информируемых входах-выходах при записи позво- ляет устанавливать интегральные схемы полупроводниковых постоянных запоминающих устройств на одноплатных устройствах совместно с другими интегральными схемами и осуществлять програмирование и перепрограмирование после сборки всего устройства в целом.

С целью получения максимального быстродействия элемент разряда обеспечивает управление разрядом шин накопителя как во время ожидания, так и во время считывания и в то же время обеспечивает реализацию режима генератбра тока. ния, шестые и седьмые входы блоков записи-считывания соответственно сое- динены с выходом блока разрешения считывания и с соответствующими .входными-выходными шинами, вход блока разрешения считывания соединен с четвертой шиной управления, вход пер вого дешийратора соединен с первой. шиной управления, а выход — с первым входом вторых управляющих ключей, вторые входы которых соединены с вы" ходом второго дешифратора, а выход— с третьими входами накопителя

° 2. Устройство по п. 1 о т л и — . ч а ю щ е е с я тем, что блок .записи-считывания содержит входной усилитель, ключ записи, первый и второй ключи управления записью, выходной усилитель, элемент защиты выходного усилителя, элемент сдвига уровней постоянного напряжения, при этом выход входного усилителя соединен с первым входом элемента защиты выходного усилителя, второй вход которого соединен с шестым входом блока, а выход — со входом элемента сдвига уровней постоянного напряжения, выход которого подключен.к первому входу выходного усилителя, второй и тре- тий вход которого соединены соответственно со вторым и шестым вход;учи блока, а выход - с первым входом первого ключа управления записью, второй вход которого соединен с пятым

6055 12 входом блока, а выход — с первым вхо-i дом второго ключа управления записью, второй вход которого соединен с выходом ключа записи и с первым входом блока, а выход — с первым входом ключа записи,,второй и третий входы которого соответственно соединены с четвертым и третьим входами блока, а первый и второй входы входного ycuiy лителя соответственно соединены с первым и вторым входами блока, 3. Устройство по п. 1 о т л и— ч а ю щ е е с я тем, что блок управления записью содержит два эмиттер у ных повторителя и нагрузочный элемент, при этом первые входы нагрузочного элемента и первого эмиттерного повторителя соединены со вторым входом блока, второй вход первого эмиттерного повторителя — с первым входом блока, выход нагрузочного эле мента — с первым выходом блока, а выход первого эмнттерного повторителя - со входом второго эмиттерного повторителя и со вторым выходом блока, а выход второго эмиттерного пов" торителя — с третьим выходом блпка.

Источники информации, принятые во внимание при экспертизе

1. Патент Японии Р 53 39241, кл. 99(7) С 13, опублик. 1979 °

2, Авторское свидетельство СССР

Р 586498, кл. G il С 17/00, 1976 (прототип ).