Частотно-импульсное запоминающее устройство

Частотно-импульсное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОВРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Ресиубиик

xiii 886057 (61 ) Дополнительное к авт. сеид-ву (22) Заявлено 06.02.80. (21)2880739/18-24 с присоединением заявки М (5l)M. Кл.

Я 11 С 27/00

3оеударетеенеый квинтет

СССР (23 ) П ри о ритет4 пв делаи изобретений к вткрыткй

Опублкковаио З0. 11.81. 51оллетень М 44

Дата опубликования описания04, 12.81, (53) УДК 681.327 (088.8) (? 2) Автор. (54) ЧАСТОТНО- ИМПУЛЬСНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к запоминающим устройствам и может быть использовано в устройствах автоматики и вычислительной техники для запоминания и выдачи информации в частотноимпульсной форме.

Известно частотно-.импульсное запоминающее устройство,. содержащее генератор импульсов, элементы И и

ИЛИ, элемент задержки, регистр, триг геры, реверсивный счетчик, входную и

10 управляющие шины (1), Недостатком этого устройства являются большие аппаратурные затраты., Наиболее близким к предлагаемому

15 по технической сущности является запоминающее устройство на ртутной линии задержки, содержащее элементы И, ли.нию задержки и блок формирования, Принцип действия этого устройства заклю20 чается в том, что информация в виде частотно-импульсных сигналов, подведенная к одному концу линии задержки, распространяется в виде волн в среде, образующей линию, с определенной конечной скоростью и через некоторое время. появляется на другом конце линии. С конца линии та же информация может быть снова подведена к каналу и, таким образом, создается замкнутая цепь циркуляции информации. Так как при распространении сигналов вдоль линии задержки неизбежны искажения и затухания, то перед каждой подачей информации в линию (повторной) сигналы проходят через блок формирования. Таким образом, обеспечивается практически сколь угодно долгое сохранение данных.

B этом устройстве замкнутая цепь для циркуляции информации образуется линией задержки, блоком формирования и элементом И, который служит для разрешения и прекращения циркуляции импульсов в кольце. Другой элемент И, выход которого подключен ко входу линии задержки, служит для записи информации, а третий элемент И, первый вход которого соединен с выходом блока

8860

ЭО

55 формирования, служит цля считывания информации f2), Недостатком этого устройства является относительно низкая точность воспроизведения запомненной частоты, обусловленная тем, что время задержки в линии задержки, в общем случае, не кратно периоду запоминаемой частоты.

Действительно; при воспроизведении частоты через время, равное времени запер- tO .жйи, интервал времени между двумя им-, -пульсами, соответствующими началу и концу пачки импульсов, поступйвших в линию задержки, не будет равен периоду входных импульсов, что снижает точность работы устройства.

Цель изобретения - повышение точ.ности воспроизведения хранимой информации.

Поставленная цель достигается тем, что в частотно-импульсное запоминающее устройство, содержащее элементы

И, основной элемент задержки и форми, рователь импул сов, выход которого подключен к первым входам первого и

25 второго элемен1 ов :И, причем выход пер.вого элемента И и один из входов третьего элемента И являются соответственно выходом и входом устройства, введены накопитель, блок анализа, дополнительный элемент задержки, элемент

ИЛИ и блок местного управления, выходы которого соединены со вторыми входами первого и второго элементов И и другим входом третьего элемента И, а вход подключен к одному из выходов блока анализа, первый вход которого подключен ко входу основного элемента задержки и выходу элемента ИЛИ, а второй вход соединен с выходом формирователя импульсов, другой выход блока анализа подключен ко входу накопителя, выход которого соединен с одним из входов дополнительного элемента задержки другой вход которого соединен с выходом основного элемента задержки, а выход - со входом формирователя импульсов, выходы второго и третьего. элементов И соединены со входами элемента ИЛИ.

При этом блок анализа, целесообразно выполнить в виде блока, содержащего 50 элемент задержки, элементы И, триггер и формирователь импульсов, выход кото рого соединен с первым входом одного из элементов И, второй вход которого соединен со входом элемента задержки, выход которого подключен к первому входу другого элемента И, второй вход которого подключен к выходу триггера, 57

4 вход которого соединен с выходом одного из элементов И, входы формирователя импульсов и элемента задержки являются входами блока анализа, выходами которого являются выходы триггера и дру- гого элемента И.

Целесообразно также накопитель выполнить в виде последовательно соединенных счетчика и цифроаналогового преобразователя, при этом вход счетчика и выход цифроаналогового преобразователя являются соответственно входом и выхо, дом накопителя.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит первый 1 и второй 2 элементы И, элемент ИЛИ 3, ос.новной элемент 4 задержки, блок 5 анализа, формирователь 6 импульсов, третий элемент И 7, дополнительный элемент 8 задержки, накопитель 9 и блок

1Î местного управлении.

Выход формирователя 6 подключен к первым входам элементов И 1 и 2. Один из входов элемента И 7 является входом устройства. Выходы блока 10 соединены со вторыми входами элементов И 1 и 2 и другим входом элемента И 7, а вход подключен к одному из выходов блока 5.

Первый вход блока 5 подключен ко входу элемента 4 задержки и выходу элемента

ИЛИ 3, второй вход соединен с выходом формирователя 6, другой выход блока 5 подключен ко входу накопителя 9, выход которого соединен с одним из входов элемента 8 задержки, другой вход которого соединен с выходом элемента 4 задержки, а выход - со входом 7 ормирователя 6.

Выходы элементов И 2 и 7 соединены . со входами элемента ИЛИ 3;

Влок . 5 анализа содержит элемент

11 задержки, элементы И 12 и 13, триггер 14 и. формирователь 15 импульсов, выход которого соединен с первым входом. элемента И 12, второй вход кото.рого соединен со входом элемента 11 задержки,.выход которого подключен к первому входу элемента И 13, второй вход которого подключен к выходу триггера 14, вход которого соединен с выходом элемента И 12. Входы формирователя 15. и элемента 11 задержки являются входами блока 5, выходами которого являются выходы триггера 14 и элемента И 13.

Накопитель 9 содержит последовательно соединенные счетчик 16 и цифроаналоговый преобразователь 17, при чем вход счетчика 16 и выход преобра886057

5 зователя 17 являются соответственно . входом и выходом накопителя 9.

Устройство работает следующим образом.

Запоминание частоты следования импульсов, поступающих на один из

;входов элемента И 7, начинается с подачи разрешающего сигнала на другой вход этого элемента И с одного из выходов блока 10. Импульсы с выхода элемента И 7 через элемент

ИЛИ 3 начинают поступать на первый вход блока 5 анализа и на вход элемента 4 задержки. Через время, равное суммарной задержке элементов 4 и 8 задержки, импульсы появляются на выходе формирователя 6. Импульсы с выхода формирователя 6 поступают на второй вход блока 5 анализа и на первые входы элементов И 1 и2. .На выход элементов И 1 и 2 импульсы не проходят,так как на вторые входы этих элементов поступают запрещающие сигналы с соответ"твующих выходов блока 10.

Если в момент поступления первого импульса с .выхода формирователя 6 на второй вход блока 5 анализа на первый вход блока 5 анализа импульс не поступает, то с выхода блока 5 анализа на вход накопителя 9 выдается импульс, при этом на выходе накопителя 9 появляется сигнал, который поступает на вход элемента 8 задержки(этот вход является управляющим) и изменяет его время задержки, Если при поступлении следующего импульса на второй вход блока 5 анализа на его первый вход импульс не поступает, то с выхода блока

5 анализа на вход накопителя 9 поступает следующий импульс, который меняет величину сигнала на выходе накопителя

9, а этот сигнал в свою очередь, изменяет время задержки элемента 8 задержки. Это изменение происходит до тех пор, пока не произойдет совпадения во времени передних фронтов импульсов,поступающих на первый и второй входы блока 5 анализа. После момента совпадения передних фронтов импульсов со второго выхода блока 5 анализа на вход накопителя 9 импульсы больше не поступают и величина сигнала на выходе накопителя 9 фиксируется, при этом фиксируется и время задержки элемента 8 задержки. Таким образом, суммарное время задержки элементов 4 и 8 задержки оказывается кратным периоду импульсов запоминаемой частоты. Опновременно с этим в момент совпадения передних фронтов импульсов на входах блока 5 анализана одном из его выходов появляется заг решающий сигнал, который поступает на вход блока 10.ГЬсле этого разрешающий сигнал, поступающий на вход элемента

$ И 7 с одного из. выходов блока 10, сни.мается и с выхода элемента И 7 прекращается поступпение импульсов входной частоты, а на второй вход элемента И 2 подается разрешающий сигнал с другого

1© выхода блока 10 и импульсы с выхода формирователя 6 через элемент И 2 и элемент ИЛИ 3 поступают на вход элемента 4 задержки, т.е. начинается циркуляция импульсов в замкнутой цепи, I$ образованной последовательно соединенными элементом 4 задержки, элементом

8 задержки, формирователем 6, элементом И 2 и элементом ИЛИ 3, причем частота следования этих импульсов окауй зывается равной запоминающей частоте, Формирователь 6 служит для устранения искажений и затуханий импульсов в замкнутой цепи.

35 При необходимости выдачи запомненной частоты на второй вход элемента

И 7 с соответствующего выхода блока

10 подается разрешающий сигнал и на выходе этого элемента, И 7 появляются импульсы с частотой следования, равной запомненной ранее в устройстве входной частоте.

Для запоминания новой частоты необходимо прекратить циркуляцию импульсов в замкнутой цепи, подав с выхода блока

10 запрещенный сигнал на второй вход элемента И 2 и осуществив сброс блока

5 анализа и накопителя 9 в исходное состояние, Работа блока 5 анализа осушествля @ ется следующим образом.

На вход формирователя 15 поступает входной импульс, а на его выходе по переднему фронту этого импульса формируется импульс укороченной дли4$ тельности (длительность этого сформированно"о импульса выбирается равной времени срабатывания триггера 14).

Этот импульс поступает на первый вход элемента И 12. Если за время действия

$9 этого импульса на второй вход элемента

И 1 2 импульс с выхода формирователя

6 не .поступит то на выходе, элемента

И 12 импульс сброса не появляется, состояние триггера 14 не меняется и

$$ . с его выхода на второй вход элемента

И 13 поступает разрешающий сигнал.

Импульс, поступивший с выхода форми-.рователя 6 в другой, не совпадающий момент времени, через элемент 11 за7 88 держки и элемент И 13 поступает на вход накопителя 9, т.е. на вход. счетчика

16. Счетчик 16 меняет свое состояние и соответственно меняется сигнал на выходе цифроаналогового преобразователя

17, подключенного к выходу счетчика

16, т.е. меняется выходной сигнал всего накопителя 9.

Если за время действия сформированного импульса на первый вход элемента

И 12 на второй его вход поступит импульс с выхода формирователя 6, что соответствует моменту совпадения передних фронтов импульсов, то на выходе элемента И 12 появится импульс сброса, который переведет триггер 14 в другое состояние. При этом с его выхода на второй вход элемента И 13 поступит запрещающий сигнал и ни один последуюший импульс с выхода этого элемента

И 13 на вход накопителя 9 не поступит.

Одновременно с этим запрещающий сигнал с выхода триггера 14 .поступает на вход блока 10, после чего с выходов блока

10 выдается запрещающий сигнал на вход элемента И 7 и разрешающий сигнал на вход элемента И 2. Минимальная величина изменения времени задержки эле.мента 8 задержки выбирается из условия обеспечения за все время автоматической подстройки совпадения передних фронтов импульсов на входах блока 5 анализа на время, достф1очное для срабатывания триггера 14. Элемент ll задержки необходим дпя того, чтобы анализ совпадения входных импульсов на элементе И 12 осуществился раньше,чем импульс с вы. хода элемента 11 задержки поступит на первый вход элемента И 13, т.е. время задержки элемента 11 выбирается равным суммарной задержке элемента И 12 и времени срабатывания триггера 14.

В результате использования предлагаемого устройства повышается точность запоминания частоты следования импульсов. Это позволяет использовать предлагаемое устройство в системах с непосредственной обработкой импульсных сигналов, например в частотно-импульсных следяших системах.

Формула изобретения

1. Ч астотно-импульсное запоминающее . устройство, содержащее элементы И, основной элемент задержки и формирователь импульсов, выход которого подключен к первым входам первого и второго эпемен6057

3. Устройство по п.l, о т л и ч а ю

45 ш е е с я тем, что накопитель содержит последовательно соединенные счетчик и цифроаналоговый преобразователь, причем вход счетчика и выход цифроаналогового преобразователя являются соответственно входом и выходом накопителя.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

М 503298, кл. Q 11C 27/00, 1974.

2. Китов А.М., Криницкий Н.А. Электронные цифровые машины и программирование. М., Гос. иэд.физико-математической литературы, 1961, с. 174 (прототип).

40 тов И,причем выход первого элемента И. и один из входов третьего элемента И является соответственно выходом и входом устройства, о т л и ч а ю ш е е с я тем, что, с целью повышения точности воспроизведения хранимой информации, оно содержит накопитель, блок анализа, дополнительный элемент задержки, элемент ИЛИ и блок местного управления, выходы которого соединены со вторыми входами первого и второго элементов И и другим входом третьего элемента И, а вход подключен к одному из выходов блока анализа, первый вход которого подключен ко входу . основного элемента задержки и выходу элемента ИЛИ, а второй вход соединен с выходом формирователя импульсов, другой выход блока анализа подключен ко входу накопителя, выход которого соединен с одним из входов дополнительного элемента задержки, другой вход которого соединен с выходом основного элемента задержки, а выход — со входом формирователя импульсов, выходы второго и третьего элементов И соединены со входами элемента ИЛИ.

2. Устройство по п.l, о т и и ч аю ш е е с я тем, что блок анализа содержит элемент задержки, элементы И, триггер и формирователь импульсов, выход которого соединен с первым входом одного из элементов И, второй вход которого соединен со входом элемента задержки, выход которого подключен к первому входу другого элемента И, второй вход которого подключен к выходу триггера, вход которого соединен с выходом одного из элементов И, входы формирователя импульсов и элемента задержки являются входами блока анализа, выходами которого являются выходы триггера и другого элемента И.

886057

; Составитель В. Рудаков

Техред М. Надь Корректор M. Шароши

Редактор Ю. Ковач

° а

Филиал ППЛ Патент, r. Ужгород, уи. Проектная, 4

Заказ 10566/80 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж-Ý5, Раушскаи наб., д, 4/5