Устройство для формирования исполнительных адресов

Устройство для формирования исполнительных адресов

Иллюстрации

Показать все

Реферат

 

р

Б. И. Дворецкий и P. Б. Назьм в (72) Авторы изобретения . (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРЬП4РОВЖПИ ИСПОЛНИТЕЛЬНЫХ

АДРЕСОВ

Изобретение относится к вычислительной технике и предназначено для использования в ЦВМ работающих с относительной адресацйей.

Известно устройство для формирования исполнительных адресов 11), содер«5 жащее регистр команд, индексные и базовые регистры в составе блока общих регистров, группы вентилей, дешифраторы поиска индексного и базового ре10 гистра, первый и второй сумматоры .адреса.

Недостатком этого устройства является недостаточное быстродействие.

Известно также устройство для формирования исполнительных адресов 2), содержащее регистр команд, коммутатор, блоки связи, два сумматора, индексный. регистр, регистр базового адреса.

Недостатком такого устройства является низкое быстродействие.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для формирования исполнительных адресов, содержащее регистр команд, индексный регистр, первый коммутатор, регистр базового адреса, первый и второй сумматоры, второй и третий коммутаторы, причем ервая группа разрядных выходов индексного регистра соединена с группой входов первого коммутатора, управляющий вход которого соединен с первым входом записи устройства, первая группа разрядных выходов регистра базового адреса соединена с группой входов второго коммутатора, управляющий вход которого соединен с вторым входом записи устройства, группа выходов второго коммутатора соединена с первой группой входов первого сумматора, группа разрядных выходов регистра команд соединена с первой группой входов третьего коммутатора, управляющий вход которого соединен с переключающим входом устройства, 8881 введены первый и второй регистры адреса, первый и второй блоки элементов ИЛИ, первый и второй блоки элементов И, причем вторая группа входов третьего коммутатора соединена с первой группой разрядных выходов первого регистра адреса, с первой группой адресных выходов устройства и с группой выходов первого блока элементов ИЛИ, группа выходов тре" 10 тьего коммутатора соединена с первой группой входов второго сумматора, вторая группа входов которого соединена с группой выходов первого сумматора, управляющий вход второго сумматора соединен с информационным входом устройства, группа выходов второго сумматора соединена с группой информационных входов первого регистра адреса, вторая группа разрядных выходов которого соединена с второй группой адресных выходов устройства н с первой группой входов первого блока элементов ИЛИ, вторая группа входов которого соединена с группой информационных входов устройства, группа разрядных выходов второго регистра адреса является третьей группой адрес-ных выходов устройства, группа информа= ционных входов второго регистра адреса

ЭО соединена с группой опросных выходов устройства и с группой выходов второго блока элементов ИЛИ, первая и вторая группы входов которого соединены соответственно с группами выходов первого и второго блоков элементов И, вторые группы разрядных выходов индексного регистра и регистра базового адреса соединены соответственно с группами входов первого и второго блока элементов И, управляющие входы ф) которых соединены соответственно с первым и вторым входами записи устройства, группа выходов первого коммута тора соединена с второй группой входов первого сумматора.

Структурная схема устройства приведена на чертеже.

Устройство содержит индексный регистр 1, регистр 2 базового адреса, коммутаторы 3, 4, сумматоры 5, 6, коммутатор 7, регистры 8,9 адреса, регистр 10 команд, блоки элементов

ИЛИ 11,12,блоки элементов И 13,14, входы 15,16 записи устройства, переключающий вход 17 устройства, ин- И формационный вход 18 устройства, группу информационных входов 19 устройства, группу адресных выходов 20, 21 4

21,22 устройства, группу опросных выходов 23 устройства.

Устройство для формирования исполнительных адресов работает следующим образом;

Пусть в регистре 10 находится команда, содержащая относительный адрес (смещение) и признаки индексирования и базирования. Тогда по сигналам, поступающим одновременно на входы 15

16 устройства, младшие разряды констант переадресации из регистров 1 и . 2 соответственно через коммутаторы

3,4 поступают на первый и второй входы первого сумматора 5.

При этом старшие разряды констант переадресации поступают через блоки элементов И 13,14 на первую и вторую группы входов второго блока элементов

ИЛИ 12 соответственно, где происходит поразрядное логическое сложение, Далее информация с группы выходов блока элементов ИЛИ 12 через группу выходов 23 устройства поступает в устройство управления ЦВМ для выявления конфликтных ситуаций типа "операнд и команда находятся в одном физическом модуле памяти" или "физический модуль памяти монополизирован другим абонентом системы, имеющим высший приоритет" и т.п. Одновременно результат арифметического сложения с группы выходов сумматора 5 поступает на первую группу входов сумматора 6, на вторую группу входов которого через коммутатор 7 из регистра 10 поступает относительный адрес.

Окончательно сформированный исполнительный адрес на группе выходов сумматора 6 и на группе выходов блока элементов ИЛИ 12 фиксируется в регистрах 8, 9 соответственно, и на ! группе адресных выходов 20,21,22 устройства появляется исполнительньш адрес.

Если в регистре 10 находится команда, содержащая лишь один иэ признаков переадресации, например признак индексирования, то управляющий сигнал поступает только на вход 15 устройства, разрешая прохождение кода младших разрядов регистра 1 через коммутатор 3, а код старших разрядов через блок элементов И 13 соответственно на первую группу входов сумматора 5 и первую группу входов блока элементов ИЛИ 12.

Рассмотрим работу устройства, когда требуется наращивать исполнитель-. ный адрес на фиксированную величину, кратную 2n,1 1=0,1,2...,К.

В этом случае подается потенциальный сигнал на вход 17 устройства, под действием которого происходит переключение направлений коммутатора

7, таким образом что на второй вход сумматора 6 подключается выход регистра 8 старшими разрядами непосредственно, а младшими K — разрядами через блок элементов ИЛИ 11.

При этом на первую группу входов сумматора 6 с группы выходов сумматора 5 поступает сигнал логического ну45

888

При этом на группе выходов коммутатора 4, на группе выходов блока элементов И 14 присутствуют сигналы логического нуля, Сумматор 6 осуществляет арифмети- 5 ческое сложение кода младших разрядов регистра l с нулем, соответственно блок элементов ИЛИ 12 осуществляет логическое сложение кода старших разрядов регистра 1 с нулем. !6

Таким образом, значение индекса появляется на выходах сумматора 5 и блока элементов ИЛИ 12 без изменения.

Далее в сумматоре 6 происходит арифметическое сложение значения 15 младших разрядов индекса и относительно адреса (смещения ), поступающего из регистра 10 через коммутатор 7 на вторую группу входов сумматора 6, после чего сформированный адрес фик- ЗФ сируется в регистрах 8, 9.

Аналогично работает устройство, когда в команде присутствует лишь один признак базирования. В этом случае управляющий сигнал поступает только на вход 16 устройства, подключая коммутатор 4 и блок элементов

И 14.

При отсутствии в команде призна-. ков переадресации управляющие сигна- 50 лы по входам 15,16 устройства не nocl тупают,тем самым обеспечиваются уровни логического нуля на выходах коммутаторов 3,4 и блоков элементов И 13, 14 соответственно,на выходах сумматора З5

5 и блока элементов ИЛИ ll,а в сумматоре 6 происходит арифметическое сложение адреса, записанного в команде с нулем. В данном случае исполнительный адрес совпадает с адресом,запи- ц> санным в команде,а номер физического модуля памяти — нулевой.

121 Ь ля, так как отсутствуют управляющие сигналы по входам 15 и 16 устройства.

Пусть, например,. требуется увеличить содержимое регистра 8 на единицу (И=О). В этом случае по входу 18 устройства на сумматор 6 подается сигнал входного переноса, В сумматоре 6 происходит арифметическое сложение значения регистра 8 с сигналом входного переноса, а на его группе выходов появляется новое, увеличенное на единицу значение, которое фиксиру-.. ется в регистре 8 и т.д. до тех пор, пока в регистре 8 не сформируется заданное значение.

Если необходимо осуществлять циклическое наращивание значения регистра 8 на величину 2(И=1 ), то дополнительно по группе информационных входов 19 устройства подается код

00...001, тем самым на выход элемента ИЛИ младшего разряда блока элементов ИЛИ 11 "навязывается" сигнал логической единицы. При сложении значения регистра 8 с сигналом входного переноса произойдет "трансляция" сигнала переноса через младший раз:ряд в ебседний более старший разряд, и на выходе сумматора б появится новое значение, теперь уже увеличенное на величину 2.

Прн этом, если старое значение младшего разряда регистра 8 было единица, то при фиксации первого результата сложения оно изменится на нуль, что должно, если это необходимо, учи-; тываться в устройстве управления.

Аналогично, если необходимо реализировать продвижение значения регистра -8 адреса на величину 4, то на группу входов 19 подается код 00...011, если на величину 8, то на группу входов 19 подается код 00...0111 и так далее.

При необходимости продвижения значения регистра 8 с максимальным шагом

М=2К на группу входов 19 подается код 111...111.

--К

Таким образом, в предлагаемом устройстве сокращено время формирова. Г ния старших разрядов адреса за счет отсутствия сумматоров в старших разрядах и тем самым повышено быстродействие устройства °

Формула изобретения

Устройство для формирования испол" нительных адресов, содержащее регистр

888121 команд, индексный регистр, первый кбм= мутатор, регистр базового адреса, первый и второй сумматоры, второй и третий коммутаторы, причем первая группа разрядных выходов индексного регистра соединена с группой входов первого коммутатора, управляющий вход которого соединен с первым входом запи-. си устройства, первая группа разрядных выходов регистра базового адреса соединена с группой входов второго коммутатора, управляющий вход которого соеДинен с вторым входом записи уст-. .ройства, группа выходов второго коммутатора соединена с первой группой входов первого сумматора, группа разрядных

-выходов регистра команд соединена с первой группой входов третьего коммутатора,управляющий вход которого соединен с переключающим входом устройства,о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия,оно содержит первый и второй регистры . адреса, первый и второй блоки эле ментов ИЛИ, первый и второй блоки элементов И, причем вторая группа входов третьего коммутатора соединена с первой группой разрядных выходов первого регистра адреса, с первой группок адресных выходов устройства и с группой выходов первого блока элементов ИЛИ,. группа выходов третьего коммутатора соединена с первой группой входов второго сумматора, вторая группа входов которого соедиHeна с группой выходов первого сумматора, управляющий вход второго сумматора соединен с информационным входом устройства, группа выходов второго сумматора соединена с группой информационных входов первого регистра адреса, вторая группа разрядных выходов которого соединена с второй.группой адресных вЪ|ходов устройства и с первой группой входов первого блока элементов ИЛЙ, вторая группа входов которого соединена с груп10 пой информационнь1х входов устройства, группа разрядных выходов второго регистра адреса является третьей группой адресных выходов устройства, группа информационных входов второго ре1у гистра адреса соединена с группой опросных выходов устройства и с группой выходов второго блока элементов

ИЛИ, первая и вторая группы входов которого соединены соответственно с группами выходов первого,и второго блоков элементов И, вторые группы разрядных выходов индексного регистра и регистра базового адреса объединены соответственно с группами входов первого и второго блоков элементов И, управляющие входы которых соединены соответственно с первым и: вторыми входами записи устройства, группа выходов первого коммутатора соединена с второй группой входов первого сумматора.

Источники информации, принятые во внимание при экспертизе

1. Карцев М. А. Архитектура ЦВМ.

И., Наука, 1978, с. 148, рис. 2-. 16.

2. Авторское свидетельство СССР

9 431516, кл. G 06 F 9/20, 1972 (прототип) .

888121

Составитель И. Кудряшев

Редактор Г, Петрова Техред А Бабинед Корректор И. емчик

Заказ 1072б/14 Тираж 748 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035д Иосква Н-35 Раушская наб. д. 4/5

Филиал ДПП "Патент", r. Ужгород, ул. Проектная, 4