Устройство для контроля запоминающих матриц

Устройство для контроля запоминающих матриц

Иллюстрации

Показать все

Реферат

 

В.И.Август и А.П.Онищенко (72) Авторы изобретения

Харьковский ордена Ленина политехнический институт

i имени В.И.Ленина (7I) Заявитель 54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПОМИНАЮЩИХ

МАТРИЦ

Изобретение относится к области запоминающих устройств и может быть использовано при контроле матриц оперативной памяти.

Известны устройства для контроля запоминающих матриц fl),(2)

Одно из известных устройств содержит генератор программы, пульт ручного управления, блок управления, с амплитудный дискриминатор, блок фор" мирования разрядных токов, блок усиления и узел ключей (1$ .

Недостатком этого устройства является низкая точность контроля.

Из известных устройств наиболее близким техническим решением к изобреES тению является устройство для контроля запоминающих матриц, содержащее блок выбора элементов матрицы, блок генераторов, блок предварительных

20 усилителей, блок усилителей считывания, блок управления и блок контроля.

Вход блока выбора элементов матрицы соединен с пер вым . выходом блока управления, второй выход которого подключен к первому входу блока предварительных усилителей, к первому входу блока усилителей считывания и к первому входу блока генераторов, соединенного вторым входом с третьим выходом блока управления, а выходом подключенного ко второму входу блока усилителей считывания и к выходу блока предварительных усилителей. Выход блока усилителей считывания соединен с входом блока контроля, выход которого подключен ко входу блока управления, а выход блока выбора элементов матрицы через проверяемую матрицу связан со вторым входом блока предварительных усилителей j2) .

Недостатком этого устройства является низкая точность контроля вследствии того, что коррекция усилительного тракта выполняется вручную.

Целью изобретения является повынение точности контроля.

8882!2

Поставленная цель достигается тем, что в устройство для контроля запоминающих матриц, содержащее адресный блок, генераторы сигналов, блок местного управления, предварительные усилители,усилители считывания и блок управления, причем одни из входов предварительных усилителей и выходы адресного блока являются соответственно входами и выходами устройства, вход адресного блока соединен с первым выходом блока управления, второй выход которого подключен к первым входам генераторов сигналов и усилителей считывания и другим входам пред варительных усилителей, третий выход блока управления соединен со вторым входом генераторов сигналов, выходы которых подключены к выходам предварительных усилителей и второму входу усилителей считывания, вход блока, местного управления соединен с выходом усилителей считывания, а выход - со входом блока управления, введены блок логического анализа, преобразователь сигналов и счетчик. Первый вход блока логического анализа подключен к выходам генераторов сигналов, второй, третий и четвертый входы соответственно ко второму и к третьему выходам и входу блока управления, Входы счетчика подключены соответственно к первому и второму выходам блока логического анализа, а выходы ко входам преобразователя сигналов, выход которого подклЮчен к третьему входу усилителей считывания. Блок логического анализа содержит элементы

Не и элементы И. Выход первого элемента И соединен с первыми входами второго и третьего элементов И, второй вход второго элемента И подключен ко входу первого элемента НЕ, I

° выход которого соединен со вторым входом третьего элемента И. Выход второго элемента НЕ подключен к третьим входам второго и третьего элементов И. .Первый и второй входы первого элемента И и входы первого и второго .элементов НЕ являются соответственно первым, вторым, третьим и четвертым входами, а выходы второго и третьего элементов И - соответственно первым и вторым выходами блока логического анализа.

На чертеже изображена структурная схема предложенного устройства.

Устройство содержит адресный блок 1, предназначенный для выбора

15 ъ Ф

25 зо

4 элементов проверяемой запоминающей матрицы, блок управления 2, генераторы сигналов 3, предварительные усилители 4, усилители считывания 5, блок местного управления 6, блок логического анализа 7, счетчик 8 реверсивного типа и преобразователь сигналов 9, предназначенный для преобразования сигналов кода в аналоговые сигналы.

Одни из входов усилителей 4 и выходы адресного блока 1 являются соответственно входами и выходами устройства. Вход адресного блока 1 соединен с первым выходом блока управления 2, второй выход которого подключен к первым входам генераторов 3 и усилителей 5 и другим входам усилителей 4. Третий выход блока управления 2 соединен со вторым входом генераторов 3, выходы которых подключены к выходам усилителей 4 и второму входу усилителей 5, Вход блока местного управления 6 соединен с выходом усилителей 5, а выХод - со входом блока управления 2..

Первый вход блока логического анализа 7 подключен к выходам генераторов 3, второй, третий и четвертый входы блока логического анализа 7— соответственно ко второму и к третьему выходам и ко входу блока управления 2. Входы счетчика 8 подключены соответственно к первому и ко второму выходам блока логич,еского анализа 7, выходы - ко входам преобразователя сигналов 9, выход которого подключен к третьему входу усилителей 5.

Блок логического анализа 7 содержит первый 10, второй 11 и третий 12 элементы И, первый 13 и второй 14 элементы HE. Выход элемента И 10 соединен с первыми входами второго 11 и третьего 12 элементов И. Второй вход элемента И 11 подключен ко входу элемента НЕ 13, выход которого соединен со вторым входом элемента И 12.

Выход элемента НЕ 14 подключен к третьим входам второго 11 и третьего !

2 элементов И. Первый и второй входы элемента И 1О и входы первого 13 и второго 14 элементов НЕ являются соответственно первым, вторым, третьим и четвертым входами,. а выходы второго 11 и третьего 12 элементов- И,— соответственно первым и вторым выходами блока логического анализа 7.

Входы и выходы устройства подключаются соответственно к выходам и ко.

888212 ется в более высокой по сравнению с прототипом точностью контроля, достигаемой за счет введения автоматической коррекции усилительного тракта.

Формула изобретения

1. Устройство для контроля запоминающих матриц, содержащее адресный блок, генераторы сигналов, блок местного управления, предварительные усилители, усилители считывания и блок управления, причем одни из входов предварительных усилителей и выходы адресного блока являются соответственно входами и выходами устройства, вход адресного блока соединен с первым выходом блока управления, второй выход которого подключен к первым входам генераторов сигвходам контролируемой запоминающей матрицы 15, Устройство работает следующим образом.

Предварительно задается порог селекции сигналов считывания, для чего усилители 5 настраиваются таким образом, что установленное в них напряжение порога срабатывания соответствует заполнению половины емкости счетчика 8. При контроле запоминающей матрицы 15 проверяется каждый ее элемент, выбранный адресным блоком 1.

При этом сигналы с выходов запоминающей матрицы l5 через усилители 4 поступают на второй вход усилителей 5, сигнал с выхода которых проходит через блок местного управления 6.

При этом на выходе блока 6 появляется сигнал соответствия записанной и считанной информации, который поступает на вход блока управления 2.

Устройство работает таким образом .до обнаружения дефектного элемента запоминающей матрицы 15, при выборе которого амплитуда сигнала на выходе матрицы 15 не соответствует установленному в усилителях 5 порогу селекции. В результате на выходе блока местного управления 6 не появляется сигнал соответствия записанчой и считанной информации, и на вход адресного блока 1 подается команда о прекращении дальнейшей проверки элементов матрицы 15.

Контроль параметров усилителей 5 осуществляется в цикле записи информации в матрицу 15 по команде блока ,управления 2. При этом с выходов генераторов 3 поступают сигналы с амплитудой, равной допустимой амплитуде считывания "1", или сигналы с амплитудой, равной допустимой амплитуде считывания "О". Эти сигналы поступают поочередно на второй вход усилителей 5. Если параметры этих усилителей находятся в пределах нормы, то по выходным сигналам усилителей- 5 блок местного управления 6 вырабатывает сигнал соответствия, поступающий . на четвертый вход блока логического анализа 7. Этот сигнал соответствия проходит через элемент HE 14 и закрывает второй 11 и третий 12 элементы И ° В результате блок логического анализа 7 не вырабатывает сигналы для изменения содержимого счетчика 8, 5

1Ф

f5

35 б

Если через усилители 5 сигнал не прошел при подаче на его второй вход сигнала, соответствующего "1", ипи прошел сигнал при подаче на его второй вход сигнала, соответствующего 0", то сигнал соответствия на выходе блока местного управления 6 не вырабатывается. При этом сигналы, поступающие на третий и четвертый входы блока логического анализа 7, проходят через первый 13 и второй 14 элементы НЕ и открывают второй 11 и третий 12 элементы И. В результате на входы счетчика 8 подаются соответственно сигналы сложения или вычитания "l".

При изменении содержимого счетчика 8 кодированные сигналы с его выходов поступают в преобразователь сигналов 9, что вызывает изменение напряжения порога срабатывания усили-.елей

5 и, следовательно, восстановление требуемого порога селекции сигналов считывания.

При значительных изменениях параметров усилителей 5 происходит либо переполнение счетчика 8, либо

его полная очистка. В любом из этих случаев на вход блока управления 2 поступает с блока местного управления 6 сигнал несоответствия, указывающий на неисправность усилителей 5.

Таким образом обеспечиваются контроль и автоматическая корррекция усилительного тракта при отклонении его параметров от нормы.

Технико-экономическое преимущество предложенного устройства заключа888212 налов, и усилителей считывания и другим входам предварительных усилителей, третий выход блока управления соединен со вторым входом генераторов сигналов, выходы которых подключены к выходам предварительных усилителей и второму входу усилителей считывания, вход блока местного управления соединен с выходом усилителей считывания, а выход - со входом блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, устройство содержит блок логического анализа, преобразователь сигналов и счетчик, причем первый вход блока логического анализа подключен к выходам генераторов сигналов, второй, третий и четвертый входы блока логического анализа соединены соответственно со вторым и с третьим выходами и со входом блока управления, входы счетчика подклю-. чены соответственно к первому и ко второму выходам блока логического анализа, а выходы счетчика соединены со входами преобразователя сигналов, выход которого подключен к третьему входу усилителей считывания °

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок логического анализа содержит элемен ты HE и элементы И, причем выход первого элемента И соединен с первыми входами второго и третьего элементов И, второй вход второго элемента И подключен ко входу первого элемента НЕ, выход которого соединен со вто

10 рым входом третьего элемента И, выход второго элемента НЕ подключен к третьим входам второго и третьего элементов И, первый и второй входы первого элемента И и входы первого

1ф я второго элементов НЕ являются соот.ветственно первым, вторым, третьим и четвертым входами, а выходы второго и третьего элементов И - соответственно первым и вторым выходами блока у логического анализа.

Источники информации, принятые во внимание при экспертизе

1. Запоминающие устройства. Тонкие магнитные пленки. М., "Наука", 1968, юу с 98.

2. Авторское свидетельство СССР

Н 432604, кл. G 11 С 29/00, 1975 (прототип).