Арифметико-логическое устройство с контролем

Арифметико-логическое устройство с контролем

Иллюстрации

Показать все

Реферат

 

»»89О389

Союз Советских

Социалистических

Республик

GllИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) 3a« «î 0 1.0379 (21) 2732125/18-24 с присоелинением заявки И— (23) Приоритет (51)M. Кл.

G 06 F 7/38

G 06 F 11/10 тееударстаенный KoMHTer

СССР по делам изобретений и открытий (53) УДК 681. 3 (088. 8) Опубликовано 15.1 2.81. Бюллетень № 46

Дата опубликования описания 15.1231

Б. С. Дудкин, А. В. Ермоленко, И. С. Рогов и М. А. Гафаров (72) Авторы изобретения (71) Заявитель (54) АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТ80

С КОНТРОЛЕМ

Изобретение относится к вычислительной технике и может быть использовано для высоконадежных арифметических устройств вычислительных машин.

Известно арифметическое устройство, содержащее блоки формирования переноса, блоки операции над битами, блоки формирования результата и блоки контроля P) ..

Недостатком этого устройства являt0 ется отсутствие или недостаточно эффективный контроль арифметических и логических операций.

Наиболее близким по технической сущности к предлагаемому является ариф«1 5 метико-логическое устройство с контролем, содержащее элементы И первой группы и элементы ИЛИ первой группы, входы которых соединены с группой соответствующих информационных входов

20 устройства, выходы — с первыми входами элементов И второй группы, вторыми входами соединенных с первым установочным входом устройства, первыми входами элементов И третьей группы и первыми входами элементов ИЛИ второй группы, а выходами - с первыми входами элементов ИЛИ третьей группы, вторые входы которых через элементы НЕ первой группы подключены ко вторым входам элементов И четвертой группы, выходы которых соединены со входами элементов НЕ второй группы и первыми входами элементов И пятой группы, вторые входы которых являются первым управляющим входом устройства, а выходы соединены с первыми входами элементов

ИЛИ четвертой группы, выходы элементов НЕ второй группы соединены со вторыми входами элементов И третьей группы и вторыми входами элементов ИЛИ второй группы, выходы которых через элементы НЕ третьей группы подключены к первым входам элементов И шестой . руппы, вторые входы которых соединены с третьими входами элементов И третьей группы, выходами подключенных ко вторым входам элементов ИЛИ четвертой

890 389 группы, третьи входы которых соединены с выходами элементов И шестой групгы, первые и вторые входы элементов И седьмой группы соединены с соответствующими информационными входами устройства, третьи входы являются вторым управляющим входом устройства, а выходы подключены к чет вертым входам элементов ИЛИ четвертой группы, первые входы элементов И восьмой и девятой 1О групп являются третьим и четвертым управляющими входами устройства соответственно, выходы элементов И восьмой группы и выходы элементов И девятой группы соединены с первыми и вторыми входами элементов ИЛИ пятой группы соответственно, выход каждого предыдущегоо элемента ИЛИ третьей группы подключен ко Второму входу каждого последующего элемента И второй группы

2О и к первому входу формирователя результатов контроля арифметических операций, выходы элементов ИЛИ пятой групгруппы соединены с первым входом формирователя результатов контроля ло25 гических операций и вторым входом формирователя результатов контроля арифметических операций, группа выходов кото ого подключена к группе входов первого элемента И, выходом подсоединенного к первому входу второго элемента

И, второй вход которого является вторьМ установочным входом устройства, а выхЬд . подключен к первому входу элемента, ИЛИ, второй вход которого соединен с выходом первого сумматора по моду- 35 лю два, первый вход которого является выходом второго сумматора по модулю два, выходы элементов ИЛИ четвертой группы подключены к соответствующим входам формирователя четности резуль- 4О татов операции (2) .

Недостатком устройства является его аппаратурная сложность.

Цель изобретения - упрощение устройства. 45

Указанная цель достигается тем, что устройст во содержит элементы HE чет вертой и пятой групп, элементы И десятой группы и третий сумматор по модУлю Два, пеРВЫЙ ВХОД кОтОРОГО ЯВ 5О ляется выходом формирователя результатов контроля логических операций, второй вход соединен с выходом формирователя четности результата операции, а выход подключен ко второму входу первого сумматора по модулю два, выходы элементов И первой группы соединены со вторыми входами элементов

ИЛИ третьей группы, выходы предыдущих элементов ИЛИ пятой группы подключены к первым входам последующих элементов И десятой группы, вторыми входами соединенных с пятым управляющим входом устройства и с третьими входами элементов И третьей группы, входы элементов HE четвертой и пятой групп подключены к соот ветст вующим информационным входам устройства, выходы элементов НЕ четвертой группы соединены со вторыми входами, а выходы элементов НЕ пятой группы — с третьими входами элементов И девятой группы, вторые входы элементов И четвертой группы соединены со вторыми входами элементов И восьмой группы и с третьими входами элементов И десятой группы, выходы элементов И первой группы подключены ко вторым входам элементов

ИЛИ третьей группы.

На чертеже представлена схема устройстваа.

Устройство содержит формирователь четности результата операции, первый 2 и второй 3 информационные входы устройства, первый установочный вход

4 устройства, первый, второй, третий, четвертый, пятый и шестой управляющие входы устройства 5-10, элементы ИЛИ первой, второй, третьей, четвертой и

;пятой групп 11-15, элемент ИЛИ 16, элементы И первой, второй; третьей, чет вертой, пятой, шестой, седьмой, восьмой, девятой и десятой групп 1726, первый и второй элементы И 27 и

28, элементы НЕ первой, второй, третьей, четвертой и пятой групп 29-33, первый, второй и третий сумматор по модулю два 34, 35 и 36, формирователи

37 и 38 результатов контроля логических и арифметических операций соответственно, блок 39 контроля, операционный блок 40, формирователь 41 сигнала переноса, формирователь 42 сигнала паритета, формирователь 43 результата вычислений, вычислители 44.

Значение 2-го бита операндов А и

В обозначено А1 и В;, четность операндов А и  — PA и РВ, сигнал переноса !-го разряда - PF,, сигнал результата операции в i -îì разряде - Й

It результат контроля — FP .

Блок 39 контроля содержит формирователь 1 четности результата операции, формирователь 37 результатов контроля логических операций, осуществляющий свертку по mod 2 сигналов, постуРезультат операции арифметического суммирования формируется в соответствии со следующей формулой

Блок 39 формирует результат контроля (F ). Появление сигнала РР указыР

М вает на наличие сбоя в работе устрои"= (С+» Рг„)O+ {Pp,О Pg)V(FA Л (1),, где F — результат контроля четности результата;

F — результат контроля логичесРг„ ких операций; †-результат контроля арифметической операции.

Благодаря введению элементов И 26 с их связями, а также введению элементов HE 32 и 33 с их связями удается формировать сигнал Сп = РГ„, при выполнении арифметической операции

3$ и сократить три элемента И в формирователе переноса каждого вычислителя.

Таким образом только введение элемента И и соответствующих связей позволяет s предлагаемом устройстве сок40 ратить используемые элементы И на 2п а количество межблочных связей на

ГЛ

30 где. Сп — 1 перенос из и-1 разряда.

Блок 42 формирует сигнал паритета

PF который используется для контроля арифметических и логических операций, в соответствии со следующей. фор мулой

Ргп (PF t,-, AY1A(A„AB„))V 2Л(АпЛВ„))у

Ч(УЬЛА„А e„) где PFn признак паритета и-1 разряда.

Причем следует отметить, что при выполнении операции арифметического суммирования сигнал PF является инверсией сигнала переноса Сп.

Блок 43 формирует результаты всех выполняемых операций.

Результат операции суммирования по модулю 2 формируется .блоком 43 в соответствии со следующей формулой

4 (и-1) Кроме того, отсутствие клапанирования си гнала, формируемого блоком

37, сигналом управления выполнением логических операций, а также наличием связи блока 1 и блока 37 с сумматором 36 по mod 2 позволяет сократить

$0 элемент И в блоке контроля.

Формула изобретения

, = (А„, ЛВ, Л(А„уa„)) Л

Арифметико-логическое устройство с

55 контролем, содержащее первую группу элементов И и первую группу элементов

ИЛИ, входы которых соединены с группой соответствующих информационных

Результат операции конъюнкции формируется блоком 43 в соответствии со следующей формулой

= An Л Вп Л 1 5

5 890389 Ь пающих от формирователей 42, формиро- Результат операции ди зъюн кции Форватель 38 результатов контроля ариф- мируется блоком 43 в соответствии метических операций, осущест вляющий со следующей формулой попарное суммирование по mod 2, си гнапоа сп н pF„, сумматоры по mod 2, а и =(нп "+ "É ((("и "оп)" (п аапЯАуъ1. элементы И и ИЛИ.

Каждый вычислитель 44 содержит операционный блок 40, формирователь 41 переноса, формирователь 42 паритета, формировател ь 43 результата вычи сле- 1О ний и элементы НЕ 32 и 33. R q Ч!A (((AqAB„)A(A„

Устройство работает следующим образом.

Через входы 2 и 3 вычислителя 44 у111а(р..ь„)п(д„ув„ ис„, поступает соответственно по одному раз-1$ разряду операндов Ап и Вп. Операнды

Ап и Вп поступают на группы элементов

И 17 и ИЛИ 11 блока 40, а результаты полученных операций используются для ства. формирования переноса в блоке 41 и 30 Результат контроля формируется в для формирования результата в блоке соот ветствии со следующей Формулой:

43, на входы элементов НЕ 32 и 33, с выходов которь(х они используются для формирования паритета в блоке 42.

Блок 41 формирует сигнал C„в соответствии со следующей формулой:

С,= (С„, Л(А„ЧВ„)1Ч(А,ЛВ„), 890389 входов устройства, выходы - с первыми входами элементов И второй группы, втовторыми входами соединенных с первым установочным входом устройства, пер" выми входами элементов И третьей груп5 пы и первыми входами элементов ИЛИ второй группы, а выходами - с первыми входами элементов ИЛИ третьей группы, вторые входы которых через элементы

HE первой группы подключены ко вторым входам элементов И четвертой группы, выходы которых соединены со входами элементов HE второй группы и первыми входами элементов И пятой групгы, вторые входы которых являются первым управляющим входом устройстваа, а выходы соединены с первыми входами элементов ИЛИ четвертой группы, выходы элементов НЕ второй группы соединены со вторыми входами элементов И третьей группы и вторыми входами элементов ИЛИ второй группы, выходы которых через элементы НЕ третьей группы подключены к первым входам элементов И шестой группы, вторые входы которых соединены с третьими входами элементов И третьей группы, выходами подключенных ко вторым вхоДам элементов ИЛИ четвертой группы, третьи входы которых соединены с зс выходами элементов И шестой группы, первые и в орые входы элементов И седьмой группы соединены с соответствующими информационными входами уст рой ст ва, трет ьи входы я вляются вторым управляющим входом устройства, а выходы подключены к четвертым входам элементов ИЛИ четвертой группы, первые входы элементов И восьмой и девятой групп являются третьим и четвертым управляющими входами устройства соответственно, выходы элементов И восьмой группы и выходы элементов И девятой группы соединены с первыми и вторыми входами элементов ИЛИ пятой группы соответственно, выход каждо- 45 го предыдущего элемента ИЛИ третьей группы подключен ко второму входу каждого последующего элемента И второй группы и к первому входу формирователя результатов контроля арифме- 50 тических операций, выходы элементов

ИЛИ пятой группы соединены с первым входом формирователя результатов контроля логических операций и вторым входом формирователя результатов контроля арифметических операций, группа выходов которого подключена к группе входов первого элемента И, выходом подсоединенного к первому входу второго элемента И, второй вход которого я вляет ся вторым у ст ано вочным входом устройства, а выход подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом первого сумматора по модулю два, первый вход которого является выходом второго сумматора Ilo модулю два, выходы элементов

ИЛИ четвертой группы подключены к соот ветст вующим входам формирователя . четности результатов операции, о т— личающееся тем, что, сцелью упрощения устройства, оно содержит элементы НЕ четвертой и пятой групп, элементы И десятой группы и третий сумсумматор по модулю два, первый вход кокоторого является выходом формирователя результатов контроля логических. операций, второй вход соединен с выходом формирователя четности результата операции, а выход подключен ко второму входу первого сумматора по модулю два, выходы элементов И первой группы соединены со вторыми входами элементов

ИЛИ третьей группы, выходы предыдущих элементов ИЛИ пятой группы подключены к первым входам последующих элементов И десятой группы, вторыми входами соединенных с пятым управляющим входом устройства и с третьими входами элементов И третьей группы, входы элементов НЕ чет вертой и пятой групп подключены к соответствующим информационным входам устройст ва, выходы элементов HE четвертой группы соединены со вторыми входами, а выходы элементов НЕ пятой группы — с третьими входами элементов И девятой группы, вторые входы элементов И четвертой группы соединены со вторыми входами элементов И восьмой группы и с третьими входами элементов И десятой группы, выходы элементов И первой группы подключены ко вторым входам элементов ИЛИ третьей группы.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 525086, кл. G 06 F 7/38, 1976.

2. Патент Великобритании У 1372791, кл. G 06 F 11/10, опублик. 1973.

890389

Составитель И. Алексеев

Редактор Л. Веселовская Техред И. Нинц Корректор Н. Швыдкая

Заказ 11007/78 . Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4