Преобразователь среднего значения напряжения

Патент 892322

Авторы

Иллюстрации

Показать все

Реферат

Союз Советскик

Социалистичесиик

Республик (112

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 17 ° 04 ° 80 (21) 2909441/18-21 с присоединением заявки №(23)Приоритет (5I )M. Кл.

G О1 R 19/00

Н 02 М 7/00

ФЬеударствкииый комитет

СССР ав делам изобретений и открытий

Опубликовано 23.12 ° 81 ° Бюллетень № 47

Дата опубликования описания 23.12.81 (53) УДК о21.317..7(088.8 ) (72) Авторы изобретения

А. Е. Волынский, С.А. Рачин и А.А. Смирнов

1 (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ СРЕДНЕГО ЗНАЧЕНИЯ

НАПРЯЖЕНИЯ

Изобрет ение от носится к преобраз61 вателям среднего значения напряжения и может быть использовано в электротехнических установках различного назначения.

Известен преобразователь среднего значения напряжения, представляющий собой фильтр низких частот, ко входу которого в течение заданного временного интервала периодически подключает1О ся входное напряжение, а длительность данного интервала пропорциональна требуемому значению масштабного коэффициента устройства (11.

Недостатком этого устройства явля- 1 ется то, что в установившемся режиме работы величина пульсаций. на его выходе зависит от постоянной времени фильтра.

Наиболее близким техническим решением к изобретению является преобразователь среднего значения напряжения, содержащий преобразователь на пряжения в ток, последовательно включенные интегратор, аналоговый запоминающий блок и масштабный преобразователь, например делитель напряжения, блок управления и три ключа, в котором вход преобразователя напряжения в ток через первый ключ связан со входом устройства, а через второй ключ - с выходом масштабного преобра" зователя, выход преобразователя напряжения в ток через третий ключ связан со входом интегратора, выход аналогового запоминающего блока является выходом устройства, а управляющие входы ключей и вход синхронизации аналогового запоминающего блока соединены с соответствующими выходами блока управления (21.

Недостатком известного устройства является прямопропорциональная эави" симость между дополнительной погрешностью преобразования и показателем расстройки текущего значения периода помехи, что ограничивает область применения устройства.

Цель изобретения вЂ” увеличение помехоз ащищенност.

Поставленная цель достигается тем, что в преобразователь среднего значения напряжения, содержащий преобразователь напряжения вток,,последовательно включенные интегратор, запоминающий блок и масштабный преобразователь, блок управления и три ключа, вход преобразователя напряжения в ток через первый ключ соединен с входной клеммой устройства, а через второй ключ - .с выходом масштабного преобразователя, выход преобразователя на пряжения в ток через третий ключ включен на вход интегратора, выход которого соединен с выходной клеммой устройства, а управляющие входы первого и второго ключей и вход синхронизации запоминающего блока соединены с соответствующими выходами блока управлогических элемента ИЛИ и блок задержки, причем вход дополнительного преобразователя напряжения в ток соединен с входом преобразо ателя напряжения в ток, а выход через четвертый ключ соединен со входом интегратора, управляющие входы третьего и четвертого ключей соединены соответственно с выходами первого и второго логических элементов ИЛИ, первые входы котоpb1x подключены к первому дополнительному выходу блока управления, а второй дополнительный выход блока управления з 892322 штабный преобразователь 5, блок 6 управления, первый, второй, третий и четвертый ключи 7 и 8, 9 и 10, соответственно, первый и второй логические элементы ИЛИ 11 и 12 и блок 13 задержки.

Устройство работает следующим образом.

8 начале первого цикла блок 6 управio ления замыкает ключ 7 (замкнутое состояние ключа 7 обозначено на диаграмме кривой 1 »). В результате на входы преобразователей 1 и 2 напряжения в ток, подается входное напряжение U, искаженное аддитивной периодической помехой Uq(t) (на диаграмме изображен простейший вид помехи, имеющий форму меандра); алгебраическая сумма данных величин показана кривой 15. На выхо-, д дах преобразователей 1 и 2 напряже- ния, в ток коэффициенты преобразоваления, введены дополнительный преобра- ния которых соответственно 51 и g»

3OBGTBB b напряжeHNR B TOK KflGI4 ва уст анавли Вают СЯ Токи» Пропорционал Ь» ные текущему значению сигнала (кривая 15); по окончании переходных процессов в преобразователях 1 и 2 напряжения в ток блоком 6 управления выдается команда логическому элементу

ИЛИ 11 на замыкание ключа 9 (замкнутому состоянию ключа 9 соответствует кривая 16). При этом длительность интервала замыкания ключа 9 Т0 (21+1) °

Тон, где i 0,1 2,....., т.е. выбрана равной, как показано на диаграмме, номинальному периоду помехи Тпн или больше этой величины в нечетное соединен со вторым входом nepsoro логического элемента ИЛИ и через блок задержки - со вторым входом второго логического элемента ИЛИ.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - поясняющие его работу временные диаграммы: изменения входного сигнала и помехи показаны на диаграмме "а", работа первого, второго, третьего и четвертого ключей поясняются соответствующими диаграммами Ъ"» "с", "сР и "е", сигналы управления (синхронизации) запоминающего блока показаны на диа.грамме "Р, а изменения выходных напряжений интегратора и запоминающего блока - на диаграмме "g

Преобразователь среднего значения напряжения содержит первый и второй преобразователи 1 и 2 напряжения в ток, последовательно включенные интегратор 3, запоминающий блок Й и мас40

Формируемый блоком 6 управления данный интервал поступает также на вход блока 13 задержки, в котором задерживается на время 0,5 Т „ и после задержки подается через логический элемент ИЛИ 12 на управляющий вход ключа 10, обеспечивая замыкание ключа 10 на время Т0 (замкнутое состояние ключа 10 в этой части цикла показано на диаграмме кривой 17). В результате данных операций выходные токи преобразователей 1 и 2 напряжения в ток поступают на вход интегратора 3 и интегрируются, вызывая соответствующее возрастание выходного напряжения на участках 18, 19 и 20, где кри вая 18 соответ ст вует реакции интегратора 3 на выходной сигнал преобразователя 1 напряжения в ток, кривая 19 соответствует изменению выходного напряжения интегратора в т

U (1)=U (о)х«в„ (ох+» (Ц)хт> опт„„ т

+SS)>(US+US(S>1St =UÄ(o)+«(SÄ.SS)TSuX

0Р» ,«{Х,Р„(О>а (О>)хSS(SS(n> а (О>)»= (1)

=V„pOg+ (S„ Sp

>>>>„=Оо(тЩхххтоф,хss)«)*-о, (т) «* (х>хххох ) g ох« "„хо > =О,„(х) b,:

S 892322 б резул ьт ате инте гриро вани я суммы вы- грамме 26) . УбываюЩий характер иэмеходных .токов преобразователей 1 и 2 нения выходного сигнала интегратора 3 напряжения в ток, а кривая 20 соот- в данной части цикла обеспечивается ветствует изменению выходного сигна- условием (S + S<) К m(0 (на диаграмла интегратора 3 во время интегриро- у ме изображей частный случай, соответвания только выходного тока преобра- ствующий и) -l и (S„+ Sg) K p О), а зователя 2 напряжения в ток. По окон- длительность интервала инТегрировачании данных частиц цикла выходное ния задана равной То = -1 о»о(т> напряжение интегратора 2 достигает где S и Ко - номинальные значения величины 1О коэффициентов передачи S, i = 1,2 и, К соответственно, причем К =

Ко(1+як ). S„. = Sî,(1+Ф„).

К концу данной завершающей части цикла выходное напряжение интегра15.тора 3 достигает величины где U„t0> - начальное выходное напряжение интегратора 3, /

0,5>()н 1 0,5Т()н тя

> (о>J Ug(s>S« (о>={ оо(«Ж; о«(О>х>UО(х>х>х „ (2 O,ЮТ«т

Далее блоком 6 управления размыкается ключ 7 и вырабатывается управляющий интервал (на диаграмме кривая 21), 2О во время которого подается команда запоминающему б)((оку 4 на запоминание выходного напряжения Up(13 интегратора 3 (иэменение выходного напряжения запоминающего блока 4 показано на диаграмме участком прерывистой кривой 22). По окончании данного интервала блок 6 управления вырабатывает сигнал, по которому замыкается ключ

8 (на диаграмме - 23}. При этом на входы преобразователей 1 и 2 напряжения поступает масштабированное масштабным преобразователем 5 в и) раз выходное напряжение запоминающего блока 4 0 (11 - u„f13 и на выходах преобразователей l и 2 напряжения в ток устанавливаются токи, пропорциональные данному напряжению, По окончании переходных процессов в преобразователях 1 и 2 напряжения в ток блок 6 управления через логические элементы ИЛИ 11 и 12 выдает сигналы, по которым на время То замыкаются одновременно ключи 9 и 10 (на диаграмме соответственно 24 и 25) и сумма выходных токов преобразователей интегрируется интегратором 3 (соответствующее изменение выходного сигнала интегратора 3 показано на диакоторая характеризует накопленную устройством ошибку, при этом на выходе запоминающего блока 4 сохраняется заполненное ранее значение Ц (11, которое является первым приближенным результатом преобразования. Нетрудно, аналогично первому циклу, показать, что к концу и-го цикла работы устройства х

Щк)=О„Я=ОДО ), К В„ 5 )Т О)(Е )(<

2 - ®

КЕ Ц1Р

3=0

Анализ (3} намного упрощается, если ограничиться рассмотрением варианта устройства, в котором начало цикла "привязано" к начальной фазе помехи. В этом случае

L{)) {s=S„(3„{o)3 (O)j SgPg(o) (i) и тогда

S)-4 V n =v, îÐ" "« К(Ь„ В )т (Ук),)С k> (Е)

3=0

Подставив в полученное выражение значение Х, после несложных преобраэо" ваний получим о(х)=ох(о) {тх тто («„+о >«)

Ц-(mT,(S, БЪ>«ГЬ отa «х"«О) хт1)

„q („т в>>«(о) {1хтт («„х БО)к»; вЂ” х) )х ф(т+х,т (о„.о )«1"), гав T = вЂ”; ()

L (sÄ+s )aÄr

892 322 величина Э является дополнительной погрешност ью преобразователя среднего значения, обусловленной воздействием периодической помехи нормального вида. 3

С помощью простых математических выкладок можно показать, что р" является по сравнению с соответствующей величиной в известном устройстве величиной второго порядка малости

26+ Ф -+ ()

S связи с этим, предлагаемый преобразователь обладает более высокой 1й помехозащищенностью, что позволяет использовать его для выделения и масштабирования сигналов низкого уровня на фоне периодических помех, а это обстоятельство дает возможность расши- 36 рить область возможного применения преобразователя среднего значения напряжения. формула изобретения

Преобразователь среднего значения напряжения, содержащий преобразователь напряжения в ток, последовательно включенные интегратор, запоминающийЗ6 бцок и масштабный преобразователь, блок управления и три ключа, вход преобразователя напряжения в ток через первый ключ соединен с входной клеммой устройства, через второй ключ - З . с выходом масштабного преобразователя, выход преобразователя напряжения в ток через третий ключ включен на вход интегратора, выход которого соединен со входом запоминающего блока, выход которого соединен с выходной клеммой устройства, а управляющие входы первого и второго ключей и вход синхронизации запоминающего блока соединены с соответствующими выходами блокауправления, отличающий с я тем, что, с целью увеличения помехозащищенности, в него введены дополнительный преобразователь напряжения в ток, ключ, два логических элемента

ИЛИ и блок задержки, причем вход дополнительного преобразователя напряжения в ток соединен с входом преобразователя напряжения в ток, а выход через четвертый ключ соединен со входом интегратора, управляющие входы трет ье го и чет вертого ключей соединены соответственно с выходами первого и второго логических элементов

ИЛИ, первые входы которых подключены к первому дополнительному выходу блока управления, а второй дополнительный выход блока управления соединен со вторым входом первого логического элемента ИЛИ или через блок вадержкисо вторым входом второго логического элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Патент США М 3605002,кл.307-150, 1975 °

2. К.Yamaguchi "0С Standard Voltage

Generator using PMM", журнал "Yokoga4а Technical Report", ч.!7, t :" 2, 1973 (прототип),