Устройство для диагностирования логических узлов

Устройство для диагностирования логических узлов

Иллюстрации

Показать все

Реферат

 

И. А. Баранов и А. Ю. Веревкин (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИРОВАНИЯ

ЛОГИЧЕСКИХ УЗЛОВ

Изобретение относится к вычислительной технике и может быть использовано в системах технического диагностирования дискретных узлов.

Известны устройства;для диагностиро5 вания логических узлов, содержашие генератор воздействий, блок сравнения, памяти и блок индикации (11

Однако поиск неисправностей в дкс»кретных узлах при помощи этого устройЮ ства связан с большими затратами времени и требует большого объема памяти цля размещения информации диагностиче ских словарей или диагностических программ.

IS

Наиболее близким по технической сущности к предлагаемому является устройство для диагностирования логических узлов, содержащее блок памяти, адресный вход которого подключен к выходу первого коммутатора, первый информационный выход — к первому входу формирователя строб-импульсов, второи ин формационный выход - к входу задатчика времени контроля, третий информационный выход - к входу регистра последовательности контроля, четвертый информационный выход — к входу первого регистра, а синхровхоц - к синхровходу адресного коммутатора, к синхровхоцу генератора стимулов и к выходу блока синхронизации, выход регистра последовательности контроля и первый выход задатчика времени контроля подсоединены к соответствующим входам генератора стимулов, выход которого подключен к первому входу второго коммутатора, второй вход которого соединен с первым выходом первого регистра, второй вход которого подключен к первому входу блока сравнения, выходы второго коммутатора являются контрольными выходами устройства, второй выход зацатчнка времени контроля соединен с временным входом формирователя строб-импульсов, выход которого подключен к первому входу формирователя кодов, второй вход которого соединен с выходом блока пороговых элементов, вхо» з 8924 ды которого являются контрольными входами устройства, выход формирователя кодов соединен -co вторым входом блока сравнения 123.

Недостатком устройства является огра5 ниченное быстродействие и сложность, завйсящие от необходимости обработки большого массива информации, содержащего ся в таблице функций неисправн стей (ТФН) .

Цель изобретения - повышение быстродействия устройства и его упрощение, Указанная цель достигается тем, что устройство содержит группу блоков суммирования логических произведений и сдвиговый регистр, информационный вход которого соединен с выходом блока сравнения, синхровход - с выходом блока син хрониэации, а выходы — с входами группы блоков суммирования логических произведений, выходы которых являются входами второго регистра, синхровход которого соединен с выходом блока синхронизации, а выход подключен к выходу индикации устройства, вход управления которого соединен с входом первого коммутатора.

На фиг. 1 представлена схема устройства; на фиг. 2.- возможное выполнение блока управления, В основу предложения положен переход от кодов, заключенных в столбцах

ТФН, к двоичным кодам, шестнадцатиричное представление которых однозначно указывает номер столбца. В этом случае для поиска неисправностей отпадает необходимость в использовании таблицы функций неисправностей (ТФИ) .

Коды, однозначно указывающие на номер неисправности, содержатся в так на15

3десь 11 - число строк в таблице мини25 мальных кодов неисправностейе

11 — код, представляющий собой одностолбцовую матрицу, элемент которой равен нулю, если реакция узла на элемен30 тарном тесте (стимулирующем воздействии) совпала с эталонным значением, и единице в противном случае;

Р;(e), 1 =1 (1 ) 11 — значение двоичного

35 разряда кода номера неисправности.

Простейшая ТФН представлена в таблице

Номер исправности

4 % 1 %g. 1 3 4 5

1 0 0 1 1 1

О 1 0 0 1 0

Х1 х х х+

Х5 х

1 1 1 0 0 1.

0 О 1 . 1 О 1

0 1 О О 1 1

1 0 1 О l 0

О

Функции Р„, з = (1)Э имеют следующий вид:

F 8g pe / б„б4..

Р 6 $) q6„6@8)

Fg 5.МЯУ V6@5y

47 4 зываемой таблице минимальных кодов неисправностей, первая строка которой пред ставляет последовательность чередующихся цифр 0 и 1, вторая - 00 и 1 1, третья - 0000 и 1111, четвертая0000 0000 и llll 1111 и т.д. Первый столбец такой таблицы представляет код нуля, второй — единицы, третийчисла два и т.д. Если обозначить через т число неисправностей (число столбцов)

ТФН, то число строк соответствующей таблицы минимальных кодов неисправностей равно шоу п1, увеличенному до ближайшего целого.

Для любой ТФН, содержащей попарно различимые .столбцы, можно найти логические функции F„, Cg ...., Р такие, что комбинация их значений F„(4)F (9)....Х (9 ) Р., (4) на некотором коде указывает в таблице минимальных кодов неисправностей номер соответствующей неисправности.

Если в результате диагностирования получен код 4= 101001, то

Р5(0) Fg(4) F (4 ) 000 0 (узел не содержит неисправностей), и еспи, например, 1) 101010, то Р (Д ) Р (1) ) 5 892447

>1(4 ) = 110 = 6 (вузле содержится неисправность Q< ).

Предлагаемое устройство содержит т блок 1 памяти, первый и второй коммутаторы 2 и 3, регистр 4 последователь- g з ности контроля, зааатчик 5 времени контроля блок 6 синхронизации, первый и второй регистры 7 и 8, сдвиговый регистр 9, генератор 1 О стимулов, блок 1 1 сравнения, формирователь 12 строб-импульcoBf блок 1 3 пороговых элементов, формирователь 14 ходов, блок 15 суммирования логических произведений, выходы л

1 6 и 1 7 управления и индикации устройства, блок 1 8 управления, генератор 19 тактовых импульсов (ГТИ), первый 20 и второй 21 счетчики, дешифратор 22. к

Блок 1 служит для хранения тестовой информации, включающей описания стимулирующих воздействий и эталонных рвак- 20 д ций узла л

Регистр 4, эадатчик 5 и блок 6 совместно с генератором 1 0 предназначены зу для формирования и посылки в аиагнос- ря тируемый узел через коммутатор 3 стимулирующих воздействий, а также аля синхронизации работы всех функциональных- ру элементов устройства. на

Регистр 7 предназначен аля расст® новки разрядов комбинаций необхоаимой 36 в длины и последовательности. Конструктивно он выполнен в виде регистра памяти ло с управляемыми входами записи "1" и си установки "0 .

8.

Формирователь 12, блок 13 и формирователь 14 предназначены для приема и контроля выходных сигналов логического ва узла и формирования иэ них кода реакции.

Блок 11 предназначен для поразрядного сравнения коаа реакции с эталонным кодом. Он представляет собой схему, выполняющую операцию отрицания равнозначности и формирующего признак рвзульгата. Последний равен единице, если коды е совпадают, и нулю в противном случае.

Слоговый регистр 9 предназначен . аля формирования коаа 4 . Ha один вхоа регистра 9 подается признак результата, вырабатываемый в блоке 11, а иа дру« гой - сигнал сдвига иэ блока 6.

Блоки 15 по коду формируют функции, представлякхцие сумму логических произведений.

Регистр 8 предназначен для индикации номера обнаруженной неисправности.

Установка регистра 8 в ноль и управление записью в него кода осуществля.ется блоком 6. Возможный вариант реа6 лизации блока 1 8 представлен на фиг. 2, ае генератор 1 9, счетчик 20, дешифраор 22 образуют блок 6, счетчик 21 с предварительной установкой начального начения из блока 1 памяти совместно с

ГТИ l 9 образует эадатчик 5, регистр 4 представляет собой регистр с в одной логикой.

Устройство работает слеаующим обраОм.

Генератор 10 по команде иэ блока 1

ырабатывает последовательность сигнаов, которые через коммутатор 3 податся на входы объектов диагностирования. ачальный адрес команды блока 1 устаавливается с панели управления через оммутатор 2. Формирователь 12, блок

3 и формирователь 14 формируют реакию объекта в виде многоразрядного коа, который посылается в блок 11. Пооедний сравнивает этот код с кодом этанной реакции и формирует признак рельтата, записываемый в младший разд сдвигового регистра 9.

После посылки в диагностируемый объект всей последовательности стимугп кяцих воздействий и записи со сдвигом один разряд .в регистр 9 признаков зультатов, вырабатываемых блоком 11, сдвиговом регистре 9 образуется код, На выходах блоков 16 формируются гические значения сигналов, которые по гнапу блока 1 8 заносятся в регистр

Коа, полученный в регистре 8, оаноачно определяет номер содержащейся в бъекте неисправности либо, подмножес1 подозреваемых неисправностей, связанх отношением эквивалентности .

Таким образом, устройство позволяет находить неисправности за время, равное времени контроля логического узла, что сокращает время локализации неисправностей в 3-5 раз а исключение обращения к ТФН - уменьшить в 4-6 раз объем памяти, занимаемой диагностической информацией. Так, для диагностирования узла, имеющего 30 входов и 30 выхоаов и 1000 потенциально возможных неисправностей, как правило, требует около 50 проверок с объемом памяти, занимаемым диагностическими таблицами около

8 кбайт. Предложенному устройству цотребляется память объемом 1,5 кбайта, Формула изобретений

Устройство для диагностирования пегических узлов, содержащее блок памяти, 7 89 адресный вход которого подключен к выходу первого коммутатора, первый информационный выход — к входу формирователя строб-импульсов, второй информационный выход - к входу задатчика времени контроля, третий информационный выходк входу регистра последовательности контроля, четвертый информационный выход - к входу первого регистра, а синхровхоа — к синхровходу адресного коммутатора, к синхровходу генератора стимулов и к выходу блока синхронизации, выходы регистра последовательности конт роля и первый выход задатчика времени контроля подсоединены к соответствую шим входам генератора стимулов, выход которого подключен к первому входу второго коммутатора, второй вход которого соединен с первым выходом первого регистра, второй вход которого подключен к первому входу блока сравнения, выходы второго коммутатора являются конт рольными выходами устройства, второй выход эадатчика времени контроля coems нен с временным входом формирователя строб-импульсов, выход которого подклю чен к первому входу формирователя кодов, второй вход которого соединен с иы

44 (8 ходом блока пороговых элементов, входи которого являются контрольными входами устройства, выход формирователя кодов соединен со вторым входом блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия уст ройства и его упрошения, оно содерисат группу блоков суммирования логических произведений и сдвиговый регистр, иь формационный вход которого соединен с выходом блока сравнения, синхровход - с выходом блока синхронизации, а выходыс входамн блоков суммирования логических произведений группы, выходы которых соединены со входами второго регистра, синхровход которого соединен с выходом блока синхронизации, а выход подключен к выходу индикации устройства, вход управления которого соединен с входом первого коммутатора

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 469971, кл. Q 06 F ll/00, 1977.

2. Авторское свидетельство СССР

% 613324, кл. С 06 F 11/04, 1978 (прототип) ..

892447

Составитель И. Алексеев

Редактор H Лазаренко Техред Л. Пекарь Корректор Q Билак

Заказ 11259/72 . Тираж 748 Подлнсное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ЖЭБ, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4