Элемент троичной логики

Элемент троичной логики

Иллюстрации

Показать все

Реферат

 

Сеюз Советских

Социалистических

Республин

ОПИСА HE

ИЗОБРЕТЕНИЯ . К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

892729 (б1) Дополнительное к авт. свид-ву (22) Заявлено 110480 (23) 2907571/18-21 с присоединением заявки HP (23) Приоритет

Опубликовано 23.1231. Б)оллетеиь " 47

Дата опубликования описания 23.1281 (51)М. К .з

Н 03 К 19/086

Госудврствеиный коиитет

СССР яо дерзи июбретемий я открытий (53) УДК 621. 375..083(088.8) (72) Авторы изобретения

Г.A. Лкопян и A.Ñ. Саакя (71) Заявитель

5ИЬЛ < (54) ЭЛЕМЕНТ ТРОИЧНОЙ ЛОГИКИ

Изобретение относится к цифровым многозначным элементам и структурам с представлением информации соответ" ствующими логическими уровнями потен" циала или амплитудами импульсов, и предназначено для реализации троичной переключательной функции.

Известен элемент троичной логики, содержащий два и-р-и транзистора, эмнттеры которых подключены к общей шине, коллекторы через стабилитрон соединены между собой и через резисторы подключены к источнику питания

+Е. Катод стабилитрона подключен к выходу, вход элемента через две пары разных последовательных резисторов подключен к источнику -Е. Точки между резисторами соединены с базами транзисторов, соответственно (1).

Недостатками этого элемента являются низкая технологичность изготовления, вследствие наличия стабилитрона и низкое быстродействие из-за отсутствия защиты транзисторов от режима насыщения.

Известен также логический элемент содержащий эмиттерный повторитель, диод и два переключателя тока, базы опорных транзисторов которых подключены к источнику опорного напряжения коллекторы информационного и опорного транзисторов первого переключателя тока соединены соответственно с коллекторами информационного и опорного транзисторов второго переключателя тока (2 ).

Однако устройство имеет низкие

Функциональные воэможности, так как оно работает в двоичной системе счисления.

Цель изобретения — расширение

Функциональных возможностей.

Для достижения поставленной цели, в устройстве, содержащем эмиттерный повторитель, диод и два переключате" ля тока, базы опорных транзисторов которых подключены к источнику опор» ного напряжения, коллекторы информационного и опорного. транзисторов первого переключателя тока соединены со- ответственно с коллекторами информационного и опорного транзисторов второго переключателя тока, эмиттер транзистора эмиттерного повторителя подключен к базе информационного транзистора первого переключателя тока и аноду диода, катод которого подключен к базе информационного транзистора второго переключателя тока

ЗО и через резистор - к шине питания.

892729

Причем, дополнительно введен транзистор, эмиттер и коллектор которого подключены соответственно к эмиттеру и коллектору транзистора эмиттерного повторителя.

Кроме того, база и коллектор дополнительно введенного многоэмиттерного транзистора подключены соответственно через резистор к общей шине и к базе транзистора эмиттерного повторителя.

Принципиальная схема предлагаемого устройства представлена на фиг.1; на фиг. 2 — схема, реализующая функцию п ах (х, x ); на фиг. 3 — то же, функцию Ф О (х,, х ),.

Устройство содержит транзистор 1 15 змиттерного повторителя, диод 2, резистор 3, выходной эмиттерный повторитель 4, резистор 5, информационные транзисторы 6 и 7 и опорные транзисторы 8 и 9 соответственно первого и 20 второго переключателей токов.

Устройство работает следующим образом.

Принимаем, что U = U+ = 0,8В, а эб уровнями потенциалов О, 8-1, б-2, 4В представляются логические "2", "1" и "0", соответственно. Рассмотрим три отличающихся друг от друга состояния элемента, зависящие от уровня потенциала (-0,8 или -1,6, или

-2,4В) на входе. Когда уровень потенциала на входе, т.е. на базе транзистора 1 равен -0,8В (т.е. логическая "2"), на базе информационного транзистора б устанавливается -1,6В, а на базе информационного транзистора 7 устанавливается -2,4В; Однако уровень потенциала на базах опорных транзисторов 8 и 9 еще ниже и равен

-2,8В. Поэтому токи протекают через информационные транзисторы 6 и 7, 40 вызывая суммарное падение, напряжения 1,6В на резисторе 5 в базовой цепи транзистора, обеспечивая на его эмиттере, т.е. на выходе устройства, уровень потенциала - 2,4В 45 (т.е. логический "0"). Когда уровень потенциала на базе транзистора 1 равен -1,6В (т.е. логическая "1"), на базе информационного транзистора 6

Устанавливается 2,4В, а на базе ин- «0 формационного транзистора 7 устанавливается 3,2В. Транзистор б находится в открытом состоянии, а транзйстор 7 — в запертом. Ток через транзистор 6 вызывает падение напряжения 0,8В на резисторе 5 и устанавливает -1,6В (т.е. логическая "1."),на эмиттере выходного эмиттерного повторителя 4, т.е. на выходе. Когда уровень потенциала.на базе транзистора 1 равен -2,4В (т.е. логический 60

"0"), на базе изформационного транзистора 6 устанавливается — 3,2В, а на базе транзистора 7 устанавливается -4,0В. Транзисторы б и 7 находятся в запертом состоянии и поре- 65

k зистору 5 ток не протекает. Поэтому на эмиттере повторителя 4, т.е. на выходе, устанавливается -0,8В (т.е. логическая "2").

Иэ описания этих трех состояний видно, что устройство (фиг. 1) реа-, лизует функцию троичной инверсии х = 2"х.

Меняя связи между коллекторами транзисторов 6-9 и базой повторителя

4, а также количество и органиэацию входов (И нли ИЛИ), на элементе можно реализовать также функции max(x<,х ) и m t и (x, x >) . Таким образом, предлагаемое устройство, по сравнению с известными, имеет преимущество, так как оно выполнено по ЭСЛ схемотехнике и обладая быстродействием и помехоустойчивостью," свойственной двоичным элементам, работает в трехзначной логике.

Формула изобретения

1. Элемент троичной логики, содержащий эмиттерный повторитель, диод и два переключателя тОка, базы опорных транзисторов которых подключены к источнику опорного напряжения, коллекторы информационного и опорного транзисторов первого переключателя тока соединены соответственно с коллекторами информационного и опорного транзисторов второго переключателя тока, отличающийся тем,что, с целью расширения функциональных воэможностей, эмиттер транзистора эмиттерного повторителя подключен к базе информационного транзистора первого переключателя тока и аноду диода, катод которого подключен к базе информационного транзистора второго переключателя тока и через резистор к шине питания.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что дополнительно введен транзистор, эмиттер и коллектор которого подключены соответственно к эмиттеру и коллектору транзистора эмиттерного повторителя.

3. устройство по п. 1,. о т л ич а ю щ е е с я тем, что дополни- тельно введен многоэмиттерный транзистор, база которого через резистор подключена к общей шине, а коллектор - к базе транзистора эмиттерного повторителя.

Источники информации, принятые so внимание при экспертизе

1. Иваськин N.Ë. Принципы построения многозначных физических схем.

Киев, "Наукова думка", 1971, с.171, рис. 3.35, 2. Мкртчян С.О. Проектирование логических устройств ЭВМ на нейронных элементах. М., "Энергия", 1977, с. 132, рис. 5-1 (прототип) .

892729 фиг. 1

Составитель А.Янов

Редактор Н.Волкова Техред З,Фанта Корректор A.Ôåðåíö

Заказ 11284/86 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4,