Умножитель двухразрядных двоичных чисел инжекционного типа

Умножитель двухразрядных двоичных чисел инжекционного типа

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистическик

Реслублик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву 51 „К„з (22) Заявлено 110480 (21) 2933640/24-18 с присоединением заявки М (23) Приоритет

Опубликовано 30.12,81. бюллетень 48

Дата опубликования описания 30. 12. 81

G 06 F 7/52

Государственный комитет

СССР ао делам изобретений и открытий (53} УДК 681.32S (088.8) Л .В.Вариченко, 3.Д.Коноплянко и М.A.Ð êîâ

Физико-механический институт AH Украи ской ССР (72) Авторы изобретения

Ъ М" (7! ) Заявитель (54) УМНОЖИТЕЛЬ ДВУХРАЗРЯДНЫХ ДВОИЧНЫХ

ЧИСЕЛ ИНЖЕКЦИОННОГО ТИПА

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах.

Известен матричный умножитель к-эначных чисел, содержащий преобразователь к -значного числа в пространственный двоичный код, логический блок, собранный из элементо. ИЛИ и преобразователь пространственного двоичного кода в k-эначный (1) .

Недостаток укаэанного умножителя большие аппаратурные затраты, связанные с тем, что в этом умножителе

k-эначные логические операции модели; руются двоичными и выполняются двоичными логическими элементами.

Г

Известны умножители инжекционного типа, в которых логические операции выполняются непосредственно в k-значном алфавите (2) .

Наиболее близким к предлагаемому является умножитель двоичных двухразрядных чисел инжекционного типа, содержащий четыре входных и пять выходных многоколлекторных транзисторов, включенных по схеме зеркального отражателя тока, причем первый коллектор первого входного мцогоколлектор. ного транзистора соединен с первыми коллекторами второго и третьего входных многоколлекторных транзисторов, второй коллектор первого входного транзистора соединен со вторым кол" лектором третьего входного транзистора, третий коллектор первого входного многоколлекторного транзистора соединен со вторым коллектором чет.вертого входного многоколлекторного транзистора, второй коллектор второго входного многоколлекторного транзистора соединен с третьим коллекто15 ром четвертого входного.многоколлекторного транзистора, третий коллектор второго входного многоколлектор» ного транзистора соединен с третьим коллектором третьего входного много20 коллекторного транзистора, первые коллекторы первого, второго и третьего выходных многоколлекторных . транзисторов объединены и являются первым выходом умножителя, первые коллекторы четвертого и пятого выходных многоколлекторных транзисторов объединены и являются вторым выходом умножителя. С целью увеличения числа коллекторов зеркального отражения то

30 ка применяется включение тран894704 зисторов по схеме Дарлингтона 3

Недостатком известного умножителя является вносимая схемой погрешность, обусловленная наличием последовательных цепочек, состоящих только из зеркальных отражателей тока. Кроме того, тепловой ток схемы Дарлингтона значительно больше теплового тока ее компонентов. Соединение нескольких коллекторов одного и того же транзистора, применяемое в устройстве, увеличивает площадь коллекторного перехода, а значит, возрастает ток термогенерации. Тепловой ток и ток термогенерации являются составными частями обратного тока коллектора.

Следовательно, увеличивается обратный ток коллектора транзистора,;то вносит дополнительную погрешность.

Цель изобретения — повышение точности устройства. 26

Поставленная цель достигается тем, что,.в умножитель введены два и многоколлекторных и четыре одноколлекторных транзистора, включенных пс схеме порогового детектора, причем база первого одноколлекторного транзистора соединена со вторыми коллек-. торами первого и третьего входных многоколлекторных транзисторов, а база — с базой первого выходного-. многоколлекторного транзистора, база второго одноколлекторного транзистора соединена с третьим и вторым коллекторами первого и четвертого входных многоколлекторных транзисторов, а коллектор — с первым-. коллектором первого многоколлекторного транзистора и с базой второго выходного многоколлекторного транэистора, база третьего одноколлек- 4О торного транзистора соединена третьими коллекторами второго и третьего входных многоколлекторных транзисторов, а коллектор - с базой третьего выходного многоколлекторного транзистора и вторым коллектором первого многоколлекторного транзистора, база четвертого одноколлекторного транзистора, соединена со вторым и третьим коллекторами второго и четвертого входных многоколлекторных транзисторов, а коллектор — с базой пятого выходного многоколлекторного транзистора и с третьим коллектором первого многоколлекторного транзистора, база второго многоколлекторного транзистора соединена с первыми коллекторами первого, второго, третьего и четвертого входных многоколлекторных транзисторов, а первый коллектор - с базой первого многоколлектор- 40 ногЬ транзистора, второй коллектор второго многоколлекторного транзистора соединен с базой четвертого выходного многоколлекторного транзистора. 45

На фиг. 1 представлен умножитель, принципиальная схема; на фиг. 2 и 3 включение транзистора по разным схемам.

Умножитель содержит входные многоколлекторные транзисторы 1 — 4, включенные по схеме зеркального отражателя тока, многоколлекторные транзисторы 5 и 6, включенные по схеме порогового детектора, одноколлекторные транзисторы 7 — 10, включенные по схеме порогового детектора, выходные многоколлекторные транзисторы 11

15, включенные по схеме зеркального отражателя тока, входы 16 — )9 умножителя, выходы 20 и 21 умножителя, источники 22 тока, обеспечивающие режим питания транзисторов 1 — 15.

Первый коллектор входного многоколлекторного транзистора 1 соединен с первыми коллекторами входных многоколлекторнйх транзисторов 2 — 4, второй коллектор входного транзистора 1 соединен со вторым коллектором входного транзистора 3, третий коллектор входного многоколлекторного транзистора 1 соединен со вторым коллектором входного многоколлекторного транзистора 4, второй коллектор входного многоколлекторного транзистора 2 соединен с третьим коллектором входного многоколлекторного транзистора 4, третий коллектор входного многоколлекторного транзистора 2 соединен с третьим коллектором входного многоколлекторного транзистора 3, первые коллекторы выходных многоколлекторных транзисторов ll — 13 объединены и являются первым выходом 20 умножителя, первые коллекторы выходных многоколлекторных транзисторов 14 и 15 объединены и являются вторым выходом 21 умножителя, база входных . многоколлекторных транзисторов 1 — 4 соединена с соответствующими входами

16 - 19, база одноколлекторного транзистора 7 соединена со вторыми коллекторами входных многоколлекторных транзисторов 1 и 3, а коллектор — с базой выходного многоколлекторного транзистора 12, база одноколлекторного транзистора 8 соединена с третьим и вторым коллекторами входных многоколлекторных транзисторов 1 и 4, а ,коллектор — с первым коллектором многоколлекторного транзистора б и с базой выходного многоколлекторного транзистора 13, база одноколлекторного транзистора 10 соединена с третьими коллекторами входных многоколлекторных транзисторов 2 и 3, а коллектор с базой выходного многоколлекторного транзистора 15 и вторым коллектором многоколлекторного транзистора б, база одноколлекторного транзистора 9 соединена со вторым и третьим коллекторами входных многоколлекторных транзисторов 2 и 4, а коллектор — с базой выхОдного многоколлекторного

894704 транзистора 14 и с третьим коллектором многоколлекторного транзистора 6, база многоколлекторного транзистора 5 соединена с первыми коллекторами входных многоколлекторных тран зисторов 1 — 4, а первый коллектор — с базой выходного многоколлекторного транзистора 11, второй кол— лектор многоколлекторного транзистора 5 соединен с базой многоколлекторного транзистора 6.

Разряды двоичных двухразрядных чисел ХАХ2 и У4 У, представляющие собой входные переменные Q, Х2, У, У2, поступают на входы 16, 17, 18 и

19 соответственно.

20 х2

1 х

3О

О

Т аблица2

55

Умножитель работает следующим образом.

В исходном положении, когда значения разрядов Х4, Х, Y, Y равны нулю, транзисторы 1 — 4 заперты и

65 .токи в их коллекторах равны нулюУстройство реализует функции f .

Е » Е4. и f Ег»Е Ез представлен ные в табл. 1 и 2 соответственно, Е = ) О, 1, ЕЗ= )0,1,2), Е4 = )О, 1, 2, 33.

Таблица1

То есть на выходе имеем двухраэрядное четверичное число, представляющее собой результат умножения чисел Х Х и K Y< . Так как в результате умножения максимальное значение старшего разряда произведения (переноса} равно (k-2) =4-2 2, то, формально, значение этого разряда принадлежит алфавиту E ° Дальнейшую обработку сигналов можно производить в четверичном алфавите, добиваясь при этом выиграша по затратам оборудования и быстродействию. Двоичные входы умножителя обеспечивают стыковку с су" шествующими двоичными устройствами.

На фиг.2 показано включение И Л транзистора по схеме зеркального отражения тока и ее условное обоэначе" ние.

Формула, определяющая входной ток одного из коллекторов зеркального отражателя тока, следующая:

3и - щ, если 3„)r3gz, Л

О, если Эи 3вю, где Э вЂ” ток 1-того коллектора;

Э " ток инжектора; входной ток.

Сопоставив определенным уровням тока значения иэ алфавита Е,-(0 1, 2,..., k-lj получим выражение логичес-! кой функции, реализуемой отражателем тока

A-x, если A + х, Y

О, если А <х, где А, х, уЮ ЕК.

2.

На фиг. 3 показано включение И Л транзистора по схеме порогового детектора и ее условное обозначение.

Функция, выполняемая пороговым детектором, следующая

О, если А< х, У. а

В, если А7 х.

И Л-транзистор, включенный по схеме отражателя тока работает в аналоговом режиме. Следовательно, в цепочке последовательно включенных отражателей тока имеет место накапливание погрешности. Если накопленная погрешность в конце цепочки, составленной из отражателей тока, не превышает половины интервала квантования, то включение последовательно И Л-тран1 эистора по схеме порогового детектора .ликвидирует ее, т.е. происходит обрыв цепочки накопления погрешности.

894704

Следовательно, транзисторы 5, 7, 8, 9 и 10 открыты, а транзисторы б, 11, 12, 13, 14 и 15 закрыты. Выходной ток первого и второго выходов 20 и 21 равен нулю. Если, например, логические значения входных переменных Х, =1, 4

Х 1, У =1, У< 0, то транзистор 3 закрыт, а транзисторы 1, 2 и 4 откры ты. В каждом коллекторе транзисторов

1, 2 и .4 протекает ток, равный 1 (в относительных единицах), токи в коллекторах транзистора 3 равны нулю.

Величина тока, подаваемого на базу транзистора 5, равна 3 и этот транзистор открыт, а значит, транзисторы 11 и б закрыты. Величина тока, подаваемого на базу транзистора 7, рав- 5 на 1, и этот транзистор открыт, а транзистор 12 закрыт. Величина тока, подаваемого на базу транзистора 10, равна 1, и, следовательно, этот транзистор тоже открыт, а транзистор 15 20 закрыт. На базу транзистора 8 подается ток, величина которого равна 2, значит, этот транзистор закрыт, а транзистор 13.открыт и ток в его первом коллекторе равен 2. Этот ток подается на первый выход .устройства.

Величина тс ка, подаваемого на базу транзистора,9. равна 2, следователь-. но, этот транзистор закрыт, а транзистор .14.открыт. Величина тока в его коллекторе равна 1 и этот ток подается на второй выход устройства.

В результате на обоих выходах получим значение произведения чисел 11 и 10 — 12 в четверичной системе счис- З ления ° Аналогично устройство работает и при других значениях разрядов-входных чисел.

Таким образом, наличие в схеме транзисторов, включенных по схеме порогового детектора, и введение связи 40 обрывают цепочки накопления погрешностей, что повышает точность работы устройства.

Включение транзисторов по схеме 45

Дарлингтона не применяется, а также отустствует соединение воедино нескольких коллекторов одного и того же транзистора, что устраняет дополнительную погрешность схемы. 50

Кроме того, в схеме известного умножителя числа представлены пространственным кодом, что требует дополнительных преобразователей двоичных чисел в пространственный код. По существу, применив преобразование четверичных одноразрядных чисел в пространственный код, можно применить схему известного умножителя для умножения четверичных одноразрядных чцсел. Не теряется универсальность и 60 в предлагаемом устройстве. Только для умножения четверичных чисел также необходим преобразователь 4+2.

Сложность всех указанных преобразователей приблизительно одинакова. 5

Формула изобретения

Умножитель двухраэрядных двоичных чисел инжекционного типа, содержащий четыре входных и пять выходных многоколлекторных транзисторов, включенных по схеме зеркального отражателя тока, причем база первого, второго, третьего и четвертого входных многоколлекторных транзисторов соответственно соединена с первым, вторым, третьим и четвертым входами умножителя, первый коллектор первого входного многоколлекторного транзистора соединен с первыми коллекторами второго, третьего и четвертого входных многоколлекторных транзисторов, второй коллектор первого входного транзистора соединен со вторым коллектором третьего входного транзистора, третий коллектор первого входного многоколлекторного транзистора соединен со вторым коллектором четвертого входного многоколлекторного транзис- . тора, второй коллектор второго входного многоколлекторного транзистора соединен с третьим коллектором четвертого входного многоколлекторного транзистора, третий коллектор второго входного многоколлекторного транзистора соединен с третьим коллектором третьего входного многоколлекторного транзистора, первые коллекторы первого, второго и третьего выходных многоколлекторных транзисторов объединены и являются первым выходом умножителя, первые коллекторы четвертого и пятого выходных многоколлекторных транзисторов объединены и являются вторым выходом умножителя, отличающийся тем, что, с целью повышения точности, в него дополнительно введены два многоколлекторных и четыре одноколлекторных транзистора, включенных по схеме порогового детектора, причем база первого одноколлекторного транзистора соединена со вторыми коллекторами первого и третьего входных :многоколлекторных транзисторов, а коллектор — с базой первого выходного многоколлекторного транзистора, база второго одноколлекторного транзистора соединена с третьим и вторым коллекторами первого и четвертого. входных многоколлекторных транзисторов, а коллектор - с первым коллектором первого многоколлекторного и с базой первого многоколлекторного транзистора и с базой второго выходного многоколлекторного транзистора, база третьего одноколлекторного транзистора соединена с третьими коллекторами второго и третьего входных многоколлекторных транзисторов, а коллектор - с базой третьего выходного многаколлекторного транзистора и вторым коллектором первого многоколлекторного транзистора, база четвертого одноколлекторного транзистора соедине894704

10 на со вторым и третьим коллекторами второго и четвертого входных много коллекторных транзисторов, а коллектор - с базой пятого выходного многоколлекторного транзистора и с третьим коллектором первого многоколлекторного транзистора, база второго многоколлекторного транзистора соединена с первыми. коллекторами первого, второго, третьего и четвертого входных многоколлекторных транзисторов, а первый коллектор — с базой первого многоколлекторного транзистора, второй коллектор второго многоколлекторного транзистора соединен с базой четвертого выходного многоколлекторного транзистора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 230518, кл. G 06 F 7/52, 1965.

2. Степаненко И.П. Основы теории транзисторных схем. М., Энергия, 1о " 7

3. 1 EEE TRANSACTI ONS ON COMPUTERS

1977, Dao Т .Т . Мо0 ti-Valued Integ- . rated 1ngection Logic (прототип).