Цифровой коррелятор

Цифровой коррелятор

Иллюстрации

Показать все

Реферат

 

Союз Советскин

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

894719 (61) Дополнительное к авт. свив-ву (22)Заявлено 290130 (21) 2878399/18-24 (51)М. Кд.

G 06 F 15/336 с присоединением заявки И

3ееударстеенный комитет (23) Приоритет во делам нэабретеннй и открытий

Опубликовано 30.1 281. Бюллетень Юе 48

Дата опубликования описания 30.1281 (53) УД К 681. 323 (088. 8) (72) Авторы изобретения

Д.И. Долгов и В.С. Джус (71) Заявитель (54) ЦИФРОВОЙ КОРРЕЛЯТОР

Изобретение относится к вычислительной технике и может быть использована в измерительный технике, а также в системах автоматического управления и контроля, применяемых, например, в радиолокации.

Известен цифровой коррелятор, предназначенный для вычисления значений корреляционной функции исследуемых случайных процессов x(t) и у(й+б) множительным методом. Коррелятор содержит два аналого-цифровых преобразователя, два входных регистра,множительное устройство, сумматор произведений, а также входное и выходное запоминающие устройства, входы двух аналого-цифровых преобразователей являются входами цифрового коррелятора, а выходы соединены с соответствующими входами двух регистров, выходы регистров подключены к двум входам множительного устройства, выход которого соединен со входом сумматора произведений, первый входной регистр и сумматор произведений дополнительно связаны с входным и выходным запоминающими устройствами, а выход сумматора произведений является выходом цифрового коррелятора Pl j.

Недостаток данного коррелятора низкое быстродействие, обусловленное наличием умножителя.

Наиболее близким к предлагаемому является устройство цифровой корреляции, предназначенное для определения степени связи между двумя временными рядами цифровых величин, представленных в виде двоичных чисел в нормальной форме. Устройство цифровой корреляции содержит два запоминающих устройства, два блока выделения порядков, два блока хранения знаков, 20 сумматор порядков, блок совпадения, два накапливающих сумматора положительных и отрицательных величин, два преобразователя положительных и отрицательных величин в естествен89 ную форму, блок обращения кода, сумматор, цифроаналоговый преобразователь и коррелограф f2).

Недостаток известного устройства цифровой корреляции - большая относительная. статистическая погреш" ность корреляционной оценки при ограниченном числе выборок.

Цель изобретения - повышение точности корреляционной оценки.

Поставленная цель достигается тем, что в цифровой коррелятор, содержащий первый и второй блоки памяти, входы которых являются соответственно первым и вторым входами коррелятора, первые выходы первого и второго блоков памяти подключены ко входам соответствующих блоков выделения порядков, выход первого из которых подключен ко входу первого блока памяти знака, выход второго блока выделения порядков соединен с первым входом второго блока памяти знака, первый выход которого соединен с его вторым входом, первый выход первого . блока памяти знака и второй выход вто рого блока памяти знака подключены соответственно к первому и второму входам первого блока элементов И, третий вход которого соединен с выходом первого сумматора, входы которого подключены соответственно ко второму выходу первого блока памяти знака и к третьему выходу второго блока памяти знака, выходы блока элементов И подключены ко входам преобразователей положительных и отрицательных величин в естественную форму соответственно, выходы которых соединены с первым и вторым накапливающими сумматорами, выход первого из кото рых подключен к первому входу второго сумматора, второй вход которого подключен к выходу блока обращения кода, вход которого соединен с выходом второго накапливающего сумматора, выход второго сумматора через цифро.аналоговый преобразователь соединен со входом блока регистрации, введены три триггера, второй и третий блоки элементов И и блок сложения мантисс, BbIxop которого подключен к четвертому входу первого блока элементов И, входы блока сложения мантисс соединены соответственно с выходами второ.го и. третьего блоков элементов И и третьего триггера, второй выход, первого блока памяти подключен к

- первым входам триггеров, третий "вы4719 4 ,ход первого блока памяти подключен ко вторым входам первого и третьего триггеров и к первому входу третьего блока элементов И, второй выход вто5 рого блока памяти соединен со вторым входом второго триггера, третьим входом третьего триггера и первым входом второго блока элементов И, второй и третий входы которого подключены соответственно к выходам первого и второго триггеров, второй вход третьего блока элементов И соединен с выходом второго триггера, выходы второго и третьего блоков элементов

15 И подключены соответственно к первому и второму входам блока сложения мантисс, третий вход которого соединен с выходом третьего триггера.

На фиг, 1 приведена схема цифрового

2о коррелятора; на фиг. 2 - схема преобразователя положительных (отрица .тельных) величин в естественную форму; на фиг. 3 - схема блока обращения кода.

25 Цифровой коррелятор содержит блоК

1 памяти, блок 2 выделения порядков, блок 3 памяти знака, блок 4 памяти, блок 5 выделения порядков, блок 6 памяти знака, сумматор 7 порядков, зв блок 8 элементов И, накапливающий сумматор 9 для положительных величин, преобразователи 1О и 11 положи— тельных и отрицательных величин в естественную форму, накапливающий сумматор 12 отрицательных величин, блок 13 обращения кода, сумматор 14, . цифроаналоговый преобразователь 15, блок 16 регистрации, три управляющих триггера 17-19, два блока 20 и 21

4 элементов И и блок 22 сложения мантисс.

Преобразователь положительных (отрицательных) величин в естествен- ную форму (фиг. 2) содержит блок 23

45 цифровой задержки, генератор 24 импульсов сдвига,. реверсивный счетчик

25, блок 26 поразрядного сравнения двух чисел, регистр 27 сдвига двоичного кода вправо и влево, блок

28 выходных элементов И ° Блок 13 обращения кода (фиг. 3), предназначенный для преобразования прямого кода. в обратный, т.е. для замены нулей единицами и наоборот, представ. ляет собой совокупность инверторов 29, число которых равно числу разрядов кода, Коррелятор работает следующим образом.

4719 4

5 89

Оцифрованные значения анализируемых величин x(jest) и у(1д ), представленные в нормальной форме (т.е. с помощью знака, порядка и мантиссы), хранятся в блоках 1 и 3 памяти. Значения порядков (1), (2п" и 2 У") через блоки 2 и выделения порядков и блок 8 элементов И поступают на сумматор 7 порядков, где и вычисляется порядок произведения, знаки перемножаемых величин (з1gn Мx;,sign Hy -)

1 j на блок элементов И, с помощью которого определяется знак произведения.

Полноразрядные модули мантисс / М Х-/

1 и Му,/ через блоки 20 и 21 элементов И поступают на блок 22 сложения мантисс, на котором вычисляется приближенная величина их произведения.

Триггеры 17-19 вырабатывают соответственно три управляющих сигнала

q,,q u q о . Управляющие сигналы ц А и принимают единичные значе = ния в случае, если соответствующие а вторые старшие разряды модулей перемножаемых мантисс М и М У не равны нулю. в противном случае Ч,С=0 и

qp =0.

Управляющие сигналы q и q, поступающие на управляющие входы блоков

-20 и 21 элементов И, определяют величину требуемого сдвига мантисс Му.и

Му- соответственно. Кроме того, сигнал

q поступает на второй управляющий вход блока 20 элементов И и указывает на то, в каком коде необходимо выдать остаток модуля мантиссы

/Мy -т/. Под остатком мантиссы здесь понимается полноразрядная мантисса без учета старшего значащего разряда.В случае q =0 /My.o Tt передается через блок 20 элементов И в блок сложения мантисс в прямом коде, а при q =1 . — в обратном коде. Полученные таким образом частичные произведения поступают на блок 22 сложения мантисс, где и формируется величина приближенного произведения. Дополнительный управляющий сигнал q вырабатывается управляющим триггером

19 и принимает единичное значение

q о =1 в случае, когда ни один из сомножителей f Ì „ / или /М у„. / не равен нулю. Так как любое двоичное число, не равное нулю, представленное в нормальной форме, всегда име.ет значащий старший разряд мантиссы, то условием выработки сигнала ц -1 является единичное значение старших разрядов двух сомножителей / M X„ f u

Ы

l5

40 ММ„ / . Управляющий сигнал q поступает в блок 22 сложения мантисс и является разрешающим для формирования величины приближенного произведения мантисс. При совпадении знаков сомножителей значения приближенного произведения мантисс и их сумма порядков одновременно поступают через блок совпадения на вход преобразователя

10 положительных величин в естественную форму, в противном случае приближенное произведение и сумма порядков поступают на вход преобразователя 11 отрицательных величин в естественную форму.

Преобразователь 10 работает следующим образом.

С первого выхода блока 8 элементов И двоичный код положительных произведений через выходной регистр последнего поступает на вход преобразователя 10 положительных величин в естественную форму. При этом необ-. ходимо отметить, что знак произведения не поступает на преобразователь, так как он учитывается аппаратурно блоком элементов И. Разряды порядка двоичного кода поступают на соответствующие входы двоичного реверсивного счетчика 25, а разряды мантиссы - на входы регистра 27 сдвига, отведенные для дробной части числа.

Знак порядка поступает непосредственно на управляющий вход регистра сдвига двоичного кода (как управляющий сигнал, определяющий направление сдвига) и через блок 23 цифровой задержки - на вход генератора 24 импульса сдвига (как управляющий сигнал запуска последнего).

Время задержки(Ч:З ) блока 23 определяется максимальным временем срабатывания или двоичного реверсивного счетчика 2 или регистра 27 сдвига двоичного кода. Импульс знака порядка через T>>g запускает генератор 24 импульса сдвига, который в зависимости от знака порядка выдает прибавляемые (+) или вычитаемые (-) сигналы на соответствующие входы двоичного реверсивного счетчика и одновременно с этим вырабатывает импульсы сдвига, поступающие на вход регистра сдвига.

В двоичном реверсивном счетчике

25 производится последовательное уменьшение (увеличение) предварительно занесенного в него кода порядка.

894719 8 ционной функции R""(К), вычисленная согласно выражению

Ео

Выход двоичного реверсивного счетчика подключен к одному из входов схемы поразрядного сравнения, на другой вход .которого поступает нулевой код, что эквивалентно подаче нулевого потенциала. 8 момент поразрядного совпадения нулевого кода с кодом реверсивного советчика (иначе, в момент обнуления реверсивного счетчика), схема поразрядного сравнения вырабатывает управляющий сигнал ц ь® в набор выходных элементов И. Последний предназначен для выдачи. преобразованного кода произведения из нормальной формы в ,естественную под действием q в накапливающий сумматор 9 положи-, тельных величин.

На этом цикл перевода положительной величины произведения из нормальной формы в естественную заканчивается.

По структуре и работе преобразователь 11 совпадает с преобразователем 10, ío его вход соединен со вторым входом блока 8 элементов И.

С помощью преобразователей 10 и 11 осуществляется перевод вычислительных произведений из нормальной формы в естественную и передача их в соответствующие накапливающие сум- маторы, Затем тактовым импульсом блока 1 памяти, осуществляющим выборку следующего сомножителя, производится обнуление триггеров 17-19, и устройство готово к обработке следующей пары сомножителей.

После определения произведений всех сомножителей и их соответствующего накопления суммарная величина положительных величин непосредственно, а отрицательных через блок 13 обращения кода поступают на входы сумматора 14. На последнем формируется окончательная оценка значения корреляционной функции R (k), которая после цифроаналогового преобразователя 15 отмечается на ленте коррелографа блока 16 регистрации. Следующее значение оценки корреляцион.ной функции определяется после осуществления требуемого сдвига k одной входной величины относительно другой

Данный сдвиг. производится с помощью цепи обратной связи, имеющейся в блоке 6 памяти знака. В дальнейшем работа цифрового. коррелятора протекает аналогично и на его выходе фор-. мируется приближенная оценка корреля

hl

R" U<)= z g, d 2 М» Г МЧ < ()»

1"-1

1 (М() Я. " > Мд11 МХ„.Ь И МУ,„«1, ПХ1+ПЗ 1+м где " (4 +«)ост 7 "- г=" (- Р= "

< («.«)0ст), = (+ ="

Методами математического .моделирования получены корреляционные оценки, вычисленные с помощью известного и предлагаемого цифровых корреляторов для различных входных сигналов.

В частности получены значения корреляционных функций (нормированные и ненормированные) для детерминированного сигнала синусоидальной формы, а также для случайных процессов экспоненциальными и экспоненциальнокосинусными корреляционными функциями. Сравнительный анализ результатов моделирования показывает, что точность корреляционной оценки для анализируемых сигналов, вычисленная предлагаемым цифровым коррелятором, увеличивается в 1,3-1,4 раза по сравнению с известным. Такая точность позволяет использовать предлагаемый цифровой коррелятор, например, в системах автоматического управления радиолокационных устройств.

В виду того, что в предлагаемом корреляторе операция приближенного умножения выполняется, в основном, за один шаг суммирования, а разрядность мантисс анализируемых сигналов выбирается равной разрядности порядков, то введение дополнительных блоков практически не приводит к снижению быстродействия, Проведенные расчеты показывают, что увеличение точности корреляционной оценки предлагаемым цифровым коррелятором обеспечивается за счет увеличения объема оборудования в среднем на 9,6i.

Таким образом, предлагаемый цифровой коррелятор способен обеспечить более высокую точность корреляционнои оценки, чем известный, практически без снижения его быстродействия и существенного увеличения объема оборудования.

894719

Формула изобретения

Цифровой коррелятор, содержащий первый и второй блоки памяти, входы которых являются соответственно первым и вторым входами коррелятора, первые выходы первого и второго блоков памяти подключены ко входам соответствующих блоков выделения порядков, выход первого из которых подключен ко входу первого блока памяти знака, выход второго блока выделения порядков соединен с первым входом второго блока памяти знака, первый выход которого соединен с его вторым входом, первый выход первого блока памяти знака и второй выход второго блока памяти знака подключены соответственно к первому и второму входам первого блока элементов И, третий вход которого соединен с выходом первого сумматора, входы которого подключены соответственно ко в орому выходу первого блока памяти знака и к третьему выходу

-второго блока памяти знака, выходы блока элементов И подключены ко входам преобразователей положительных .и отрицательных величин в естественную форму соответственно, выходы которых соединены со входами соответственно первого и второго накапливающих сумматоров, выход первого из которых подключен к первому входу второго сумматора, второй вход которого подключен к выходу блока обращения кода, вход которого соединен с выходом второго накапливающего сумматора, выход второго сумматора через цифроаналоговый преобразователь соединен со входом блока регистрации корреля. тора, отличающийся тем, что, с целью повывения точности, в него введены три триггера, второй и третий блоки элементов И и блок сложения мантисс, выход которого подключен к четвертому входу -nepeoго блока элементов И, входы блока сложения мантисс соединены соответ10 ственно с выходами второго и треть-. его блоков элементов И и третьего триггера, второй выход первого блока памяти подключен к первым входам триггеров, третий выход первого блока памяти подключен ко вторым входам первого и третьего триггеров и к первому входу третьего блока элементов И, второй выход второго блока памяти соединен со вторым входом второго триггера, третьим входом третьего триггера и первым входом второго блока элементов И; второй и третий входы которого подключены соответственно к выходам первого и второго триггеров, второй вход третьего блока элементов И соединен с выходом второго триггера, выходы второго,и третьего блоков элементов И подключены соответственно к первому и второму входам блока сложения мантисс, третий вход которого соединен с выходом третьего триггера.

Источники информации, принятые во внимание при экспертизе

1. Грибанов Ю.И. и др. Автоматические цифровые корреляторы. M., "Энергия", 1971, с. 1532. Патент США 11 3863058, Нки 235152, опубл. 1970 -{прототип ).

894719

I

I дихдд фЫГ g

Г

1 !

\ O \

Корректор Н. Стец

Подписное фигЗ

Составитель В. Новинский

Редактор Л. Пчелинская Техред А.Бабинец

Заказ 11491/79 Тираж 748

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 Ä Раушская наб., д. 4/5 филиал ППП "Патент, r. Ужгород, ул. Проектная, (0

I

t

i !