Устройство для контроля ввода-вывода

Устройство для контроля ввода-вывода

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕПЛЬСТВУ

«»896626 (61) Дополнительное к ввт. свмд-ву (22) Заявлено 110280 (21) 2881220/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 0701.82 Бюллетемь N9 1

Дата опубликования описания 07. 01 ° 82 (51)М. Клз

G 06 F 11/12

Государственный комитет

СССР но делам изобретений и открытий (53) УДК б81. Э (088. 8) В.И.Аблязов,Г.П.Гардымов,Л.A.Ãðèöóê, В.Г.

В.С.Королеэ,и.П.Кулешов,B.Ï.Êóïðååâ,A.Ñ.Ë

И.Л.Туккель и И.Ф.Фельдман (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВВОДА-ВЫВОДА

Изобретение относится к вычислительной технике,и может быть исполь-, зовано для контроля коров вводимой и выводимой информации в цифровых вычислительных и управляющих машинах.

Известно устройство для контроля хранения информации в буферном ЗУ, в котором используются схемы контроля символа считанной информации по нечету. Контроль по нечету осуществляется при помощи регистра считанного символа (1).

Недостатком данього устройства является то, что при контроле вводимой информации до момента записи в

ЗУ не проверяется правильность функционирования аппаратуры, осуществляющей запись в ЗУ. Органиэация.же контроля информации в ЗУ требует затрат времени не только на считывание, но также на ее восстановление в ЗУ. Кроме того, в указанных устройствах при выявлении блоком контроля сбойной информации невозможна организация разветвлений в программах.

Наиболее близким к предлагаемому по технической сущности является устройство, содержащее блок памяти, регистр адреса (РА), блок синхронизации, дешифратор адреса, регистр числа (РЧ), блок контроля четности и блок ввода, причем входы регистра

5 адреса соединены с адресной магистралью, а выходы — со входами дешифратора адреса, выходы дешифратора адреса соединены с адресными входами блока памяти, разрядные входы которого соединены с выходами РЧ, а выходы — с числовой магистралью, к числовой магистрали подключены также входы регистра числа, входа блока контроля четности и выход блока ввода, на входы блока ввода поступает код числа, принимаемый в внешнего устройства, а также сигнал Разрешение ввода, выходы чтения и записи блока синхронизации соединены с блоком памяти, выходы блока синхрони2О эации соединены со РА и РЧ, выход чтения блока синхронизации соединены со входом блока контроля четности (2).

Контроль информации, поступающий с числовой магистрали на вход блока контроля четности, осуществляется путем проверки на четкость (или на нечетность) числа единиц в слове.

При появлении на числовой магистрали сбойного слова блок контроля выраба896626 гывает сигнал останова выполнения программы. Однако зачастую>, например, в случае работы с фотосчитывающим устройством ввода после выяснения факта приема в ЗУ сбойного символа

"бывает необходимо осуществить не останов, а разветвление, т.е. условный переход в выполнении программы, позволяющей организовать повторный ввод или программную коррекцию принятого символа. В известном устройстве этого сделать нельзя, так как сигнал останова не позволяет осуществить условный переход в программе. Кроме того, контроль правильности записи информации в блоке памяти требует осуществлять не .только считывание, но 15 и восстановление этой информации в считанном адресе. При использовании импульсных элементов длительность контроля ;увеличивается также и на время восстановления разрушенного Щ при считывании состояния регистра адреса.

Цель изобретения — повьмаение быстродействия и расширение функциональных воэможностей устройства эа счет обеспечения возможности ветвления программ при сбое ввода-вывода.

Поставленная цель достигается -тем, что в устройство для контроля ввода- вывода, содержащее блок памяти, ре- 30 гистр адреса, дешифратор адреса, регистр числа, блок синхронизации и блок ввода, причем группа информационных входов регистра адреса соединена с адресной магистралью, выход регистра адреса соединен со входом дешифратора адреса, выход которого соединен с адресным входом блока . памяти, первый и второй, третий и четвертый выходы блока синхронизации соединены соответственно с пер- 40 вым входом регистра адреса, с первым и вторым входами блока памяти и .входом регистра числа, выход которого соединен с разрядными входами блока памяти, выходы блока ввода подклю- 4 чены к числовой магистрали, информационный вход регистра числа и выход блока памяти подключены к числовой магистрали, информационные и управляе вхо блока ввода являются со- 50 ответственно информационным и первым уйравляющим входами устройства, в устройство введены блок модификации адреса и блок управления контролем, причем выход блока модификации адреса соединен со входом младшего разря- >

35 да регистра адреса, младший разряд адресной магистрали. соединен со входом блока модификации адреса, информационный и управляющий входы которого соединены соответственно с число- Щ вой магистралью, с первым выходом блока управления контролем, управляющнй и синхронизационный входы записи и считывания блока .управления контролем соединены соответственно о управ- 65 ляющим входом устройства, со вторым и третьим выходами блока синхронизации, второй выход блока управления соединен с третьим входом блока памяти.

Блок модификации адреса содержит узел контроля по четности и элемент

ИЛИ, выход которого является выходом блока, информационный и управляющий входы узла контроля по четности являются соответственно информационным и управляющим входами блока, выход . узла контроля по четности соединен с первым входом элемента ИЛИ, второй вход которого является входом блока.

Кроме того, блок управления контролем содержит первый и второй элементы И, формирователь тока записи, формирователь тока считывания и формирователь задержки, причем синхронизационные входы считывания и записи блока соединены с первыми входами соответственно первого и второго элементов И, управляющий вход блока соединен со вторым входом второго элемента И, выход которого соединен со входами формирователя тока записи и формирователя задержки, выход Формирователя задержки соединен со вторым входом первого элемента И, выход которого соединен со входом формирователя тока считывания и является первым выходом блока, выходы формирователя тока считывания и тока записи являются вторым выходом блока .

По сигналу Разрешение ввода происходит запись слова с блока ввода не .только по адресу, определяемому регистром адреса, но также и по фиксированному адресу, к которому подсоединены формирователи адресного тока чтения и записи блока управления контролем. Для проверки правильности информации, записанной в блок. памяти, производится ее контрольное чтение. Такой способ контроля более эффективен по сравнению с контролем при записи вводимой информации, поскольку проверке подвергается весь .тракт записи-чтения. Это контрольное чтение производится из фиксированного адреса, в связи с чем отпадает необходимость восстановления его содержимого после окончания чтения.

Считанное из фиксированного адреса слово поступает в блок модификации адреса, где схемой контроля четности производится его проверка на четноать. Если при этом на выходе схемы контроля четности появляется сигнал сбоя, то содержимое младшего разряда регистра адреса изменяется путем .диэъюнкции на элементе ИЛИ значения младшего разряда, поступающего с адресной магистрали,и единицы. Таким образом, адрес следующей команды, поступающей с адресной магистрали, изменяется на единицу, т. е. происходит условный переход в программе при появлении сбойного слова. Адрес следующей ко896626 манды остается неизменным даже при появлении сигнала сбоя на выходе схемы контроля четности, если значение младшего разряда, поступающего с адресной магистрали, равно единице, т.е. программист при желании может исключить ветвление по сбою.

Наиболее оправдано использование предлагаемого устройства в 3ВМ с принудительной адресацией, когда в коде самой команды содержится адрес пере-.

10 хода. В этом случае при наличии нуля в младшем разряде адреса следующей команды исключается необходимость введения дополнительной команды безусловного перехода при органиэации программного разветвления при появлении сигнала на выходе схемы контроля четности

На фиг. 1 — изображено, устройство; на фиг. 2 — блок модификации адреса; на фиг. 3 — блок управления контро- . 2Q лем.

Устройство содержит блок 1 памяти, регистр 2 адреса, дешифратор 3 адреса регистр 4 числа, блок 5 синхронизации, блок 6 ввода, блок 7 модифи- р5 кации адреса, блок 8 управления контролем.

Входы PA 2 соединены с адресной магистралью и выходом блока 7 модификации адреса, а выходы со входами дешифратора 3 адреса, выходы которого соединены с адресными входами блока 1 памяти, разрядные входы блока 1 памяти соединены с выходами РЧ

4, а выходы — с числовой магистралью, к числовой магистрали подключены также входы РЧ 4, входы блока 7 модификации адреса и выходы блока 6 ввода, на входы блока ввода поступает. принимаемый код числа с внешнего устройства и сигнал Разрешение ввода, . 40 этот же сигнал поступает на вход блока 8 управления контролем, управляю- щие выходы блока 5 синхронизации соединены со входами PA 2 и РЧ 4, выходы чтения и записи блока синхронизации соединены со входами блока 8 управления контролем и входами блока

1 памяти, выходы блока 8 управления контролем соединены с адресным входом блока 1 памяти и управляющим входом блока 7 модификации адреса, младший разряд адресной магистрали соединен со входом блока 7 модификации адреса.

Блок модификации адреса состоит из элемента ИЛИ 9 и узла 10 контроля по четности. Входы элемента ИЛИ 9 соединены с младшим разрядом адресной магистрали и выходом узла 10 контроля по четности, выход элемента ИЛИ соединен со входом мпадшего 6() разряда PA адреса числовые входы узла

10 контроля по четности соединены с числовой магистралью,а управляющий вход - со входом начала ввода блока ввода. 65

Блок управления контролем (фиг.3) состоит иэ формирователя 11 тока чтения и формирователя 12 тока записи, элементов И 13 и 14 и формирователя 15 задержки. Выходы чтения и записи блока синхронизации соединены соответственно с первыми входами элементов И 13 и 14, второй вход элемента 14 И соединен со входом Разрешение ввода блока ввода а выход — со входом формирователя

12 адресного тока записи и формирователем 15 задержки, второй вход элемента И 13 соединен с выходом формирователя 15 задержки, а выход— со входом формирователя ll тока чтения и управляющим входом:блока модификации адреса.

Предлагаемое устройство работает следующим образом.

По сигналу Разрешение ввода синхронизированному с сигналами записи, вырабатываемыми блоком синхронизации, вводимое слово поступает с блока 6 ввода на числовую магистраль. С числовой магистрали оно поступает на РЧ 4 и далее в блок 1 памяти. В блоке памяти это слово записывается одновременно по двум адресам: заданному PA 2 и фиксированному, определяемому блоком 8 управления контролем. С целью повышениядостоверности принимаемой в блок 1 информации ее контроль осуществляется уже после записи. Для этого блоком 8 управления контролем в такт чтения осуществляется контрольное считывание этой информации из фиксированного адреса. Считанное слово поступает на числовую магистраль и далее в блок 7 модификации адреса, где по управляющему сигналу с блока 8 управления контролем осуществляется контроль этого слова на четность. При выявлении, блоком 7 модификации адреса сбоя на.четность.в принятом слове производится запись в младший разряд РА 2 единицы, независимо от значения младшего разряда кода адреса следующей команды, поступившего (или поступающего) к этому времени с адресной магистрали на PA. Если при этом поступивший с адресной магистрали код адреса команды в младшем разряде имеет значение нуля, то при сбое по четности происходит модификация содержимого регистра адреса на единицу в младшем разряде, инйми словами происходит условное (по условию наличия сбоя в принятом слове) разветвление в программе (при естественной адресации в данном месте программы присутствует одна дополнительная команда безусловного перехода). Подобное условное разветвление в программах, осуществляемое непосредственно в .ходе самой команды приема информации, расширяет функциональные возможности устройства контроля. На-, 896626 пример, уже на программном уровне можно осуществить повторный ввод раннее принятого слова. В случае работы с фотосчитывающим устройством это осуществляется путем поиска на перфоленте начала вводимого блока информации и последующего повторного вво" да, Указанный режим характерен, в частности, для систем числового прог раммного управления станками, осуществляющих покадровый прием информации с 0 перфоленты в процессе обработки детали.

Эффект повышения быстродействия в предлагаемом устройстве обеспечивается следующими факторами.Во-первых, запись принимаемой информации сразу по двум адресам (определяемому регистром адреса и фиксированному, определяемому блоком управления контролем) позволяет производить контроль принятой информации путем ее считывания из 20 фиксированного адреса. При этом отпадает необходимость в последующем восстановлении этой информации. Во-вторых, программное разветвление, осуществляемое непосредственно в ходе 25 команды приема, позволяет исключить из программ дополнительные команды условных переходов по результатам анализа принятого слова.

Работа блока 7 модификации адреса происходит следующим образом.

По сигналу начало контроля, поступающего с блока 8 управления контролем узел 10 контроля по четности производит контрол ь слона, принятого с числовой магистрали.В случае сбоя сигнал с выхода схемы контроля четности IIocтупает на первый вход элемента ИЛИ

9, на второй вход элемента ИЛИ 9 поступает с адресной магистрали младший разряд адреса.. Сигналом с выхо- 40 да элемента ИЛИ 9 производится запись в младший разряд PA. Если младший разряд кода адреса на втором входе элемента ИЛИ равен нулю, то появившийся с выхода узла 10 контроля четности сигнал сбоя осуществляет модификацию адреса следующей команды, т.е. происходит условное разветвление в программе. Задавая в младшем разряде кода значение единицы, а не нуля, удается исключить модификацию даже в том случае, если имеется сбой в принятом слове. В качестве узла 10 контроля четности можно, например, испольэовать сеРийно выпускаемую интегральную микросхему контроля четности и нечетности КМ155ИП2.

Блок 8 управления контролем работает следующим образом.

При разрешающем сигнале Разре- Я) шеиие ввода, поступающем с блока б ввода, сигнал записи с выхода блока

5 синхронизации осуществляет возбуждение формирователя 12 адресного тока записи. При этом одновременно с записью слова в адрес, определяемый регистром адреса, происходит запись этого же слова в фиксированный адрес.

Фиксированность адреса обеспечивается за счет подключения формирователя адресного тока ко вполне определенному адресу блока 1 памяти. С выхода элемента И 14 сигнал поступает на вход формирователя 15 задержки, который обеспечивает прохождение приходящего за данным тактом записи сигнала чтения через элемент И 13. С выхода элемента И 13 сигнал поступает на возбуждение формирователя 11 тока чтения, обеспечивая считывание информации из фиксированного адреса. Одновременно с этим сигнал с выхода элемента И 13 поступает в блок 7 модификации адреса, обеспечивая тем начало работы узла контроля по четности.

Контроль, реализованный в предлагаемом устройстве, позволяет выявить . не только те ошибки, которые имеют место в информации, поступающей из блока 6 ввода, но также и сбои, которые появляются в этой информации после прохождения тракта записисчитывания. Это становится особо актуальным в производственных условиях, для которых характерен большой уровень различных помех.

Положительный эффект, создаваемый предлагаемым устройством, обусловлен тем, что контроль вводимой информации осуществляется после ее записи в блох памяти, а также возможностью организации условных переходов в программах в случае появления сбойных символов.

Предлагаемое устройство входит в состав внедряемой в серийное производство системы ЧПУ металлорежущими станками, ввод информации в которую осуществляется при помощи восьмидорожечного фотосчитывающего устройства.

Формула изобретения

Устройство для контроля ввода-вывода, содержащее блок. памяти, регистр адреса, дешифратор адреса, регистр числа, блок синхронизации и блок ввода, причем группа информационных входов регистра адреса соединена с адресной магистралью, выход регистра адреса соединен со входом дешифратора адреса, выход которого соединен с адресным входом блока памяти, первый и второй, третий и четвертый выходы блока синхронизации соединены соответственно с первым входом регистра адреса, первым и вторым входами блока памяти и входом регистра числа, выход которого соединен с разрядными входами блока памяти, выходы блока ввода подключены к числовой магистрали, информационный вход регист896626

Фиг. 1 ра числа и выход блока памяти подключены к числовой магистрали, информационные .и управляющие входы блока ввода являются соответственно информационным и первым управляющим входами устройства, о т л и ч а ю щ е е— с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей эа счет обеспечения воэможности ветвления программ при сбое ввода-вывода, в него введены блок модификации адреса и блок управления контролем, причем выход блока модификации адреса соединен со входом младшего разряда регистра адреса, младший разряд адресной магистрали соединен со входом блока моди- 15 фикации адреса, информационный и управляющий входы которого соединены соответственно с числовой, магистралью первым выходом блока управления контролем, управляющий и синхронизацион-, ф ный входы записи и считывания блОка управления контролем соединены соответственно с управляющим входом устройства, вторым и третьим выходами блока синхронизации, второй выход блока управления соединен с третьим входом блока памяти.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок мо- 30 дификации адреса содержит узел контроля по четности и элемент ИЛИ, выход которого является выходом блока, информационный и управляющий входы узла контроля по четности являются соответственно информационным и управляющим входами блока, выход узла контроля по четности соединен с первым входом элемента ИЛИ, второй вход которого является входом блока.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что управление контролем содержит первый и второй элементы И, формирователь тока записи, формирователь тока считывания и формирователь задержки, причем синхронизационные входы считывания и записи блока соединены с первыми входами соответственно первого и второго элементов И, управляющий вход блока соединен со вторым входом второго элемента И, выход которого соединен со входами формирователя тока записи и формирователя задержки, выход формирователя задержки соединен со вторым входом первого элемента И, выход которого соединен со входом формирователя тока считывания и является первым выходом блока, выходы формирователя тока считывания и тока записи являются вторым выходом блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 318946, кл. G 06 F 11/10, 1972.

2. Патент CUIA Q 3566093, кл. G 06 F 11/08, опублик. 1978 (прототип>.

896626

1 Составитель И.Сигналов

Редактор Л Пчелинская техред С. Мигунова Корректор r решетняк

Заказ 11707/38 Тирам 731 Подписное

BHHHGH Государственного комитета СССР по делам изобретениЯ и открытий

113035, Москва, М-35, Раушская наб., д. 4/5

Филиал ЙПП Патент, r. Ужгород, .ул. Проектная, 4