Умножитель частоты

Умножитель частоты

Иллюстрации

Показать все

Реферат

 

Союз Советски»

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву № 690608 (22) Заявлено 10.04.80 (21) 2909070/18-09 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 07.01.82: Бюллетень № 1

Дата опубликованйя описания 07.01.82 (51) М.К .

Н 03 В 19/00

Гасударственный кюмитет (53) УДК 621.374., .44 (088.8) по делам иэобретеиий и аткрытий (72) Авторы изобретения

Ю. Н. Цыбин, М. А. Виноградов, Ю. П. Яковлев (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к радиотехнике и может быть использовано для умножения частоты в системах автоматики, контрольно-измерительной технике, в контрольноиспытательной аппаратуре аналого-цифровых преобразователей.

По основному авт. св. № 690608 известен умножитель частоты, содержащий последовательно соединенные первый опорный генератор, первый счетчик, устройство памяти, устройство сравнения кодов, буферное устройство, первый триггер, установочный вход которого подключен к выходу устройства памяти, а прямой и инверсный выходы первого триггера через первый и второй элементы И соединены с установочными входами второго счетчика, вход которого подключен к выходу второго опорного генератора, а выход соединен с другим входом устройства сравнения кодов, причем вторые входы элементов И объединены и подключены к выходу буферного устройства (1) .

Недостатком известного умножителя частоты является низкая надежность, так 20 как в случае отсутствия входного сигнала на выходе устройства формируется ложный сигнал.

Цель изобретения — повышение надежности.

Для достижения поставленной цели в умножитель частоты, содержащий последовательно соединенные первый опорный генератор, первый счетчик, устройство памяти, устройство сравнения кодов, буферное устройство, первый триггер, установочный вход которого подключен к выходу устройства памяти, а прямой и инверсный выходы первого триггера через первый и второй элементы И соединены с установочными входами второго счетчика, вход которого подключен к выходу второго опорного генератора, а выход соединен с другим входом устройства сравнения кодов, причем вторые входы элементов И объединены и подключены к выходу буферного устройства, введен второй триггер, причем первый вход второго триггера подключен к выходу старшего разряда первого счетчика; второй вход — к другому входу первого счетчика, а выход второго триггера подключен ко второму установочному входу устройства памяти.

На чертеже приведена структурная электрическая схема умножителя частоты.

896741

Формула изобретения

Умножитель частоты содержит первый 1 и второй 2 опорные генераторы, первый 3 и второй 4 счетчики, устройство 5 памяти, устройство 6 сравнения кодов, буферное устройство 7, первый 8 и второй 9 триггеры, первый 10 и второй ll элементы И.

Умножитель работает следующим образом.

В первом счетчике 3 формируется код, пропорциональный периоду входного сигнала, с использованием сигнала первого опорного генератора 1. Полученный код по фронту входного сигнала записывается в устройство 5 памяти, по другому фронту этого сигнала обнуляется первый счетчик 3, а второй триггер 9 устанавливается в такое состояние, что его выходной сигнал не оказывает воздействия на устройство 5 памяти, с выхода которого информация п — 1 старших разрядов полученного кода параллельно поступает на входы устройства 6 сравнения кодов, на другие входы которого поступает непрерывно формируемый код со второго счетчика 4, опорным сигналом для которого служат импульсы второго опорного генератора 2, частота которого выше, чем первого в N раз, где N — коэффициент умножения устройства. Таким образом, во втором счетчике 4 формируется код до значения кода п — 1 старших разрядов устройства 5 памяти на интервал времени в N раз меньше, чем период входного сигнала.

В момент равенства кодов с устройств

6 сравнения кодов поступает сигнал через буферное устройство 7 на входы элементов

И 10 и 11, при прохождении через один из которых он устанавливает второй счетчик 4 в одно из двух исходных положений — нули во всех разрядах или единицы, что зависит от четности кода, хранящегося в устройстве 5 памяти. Информация об этом снимается с младшего разряда устройства 5 памяти и поступает на установочный вход первого триггера 8. В случае четного кода первый триггер 8 заперт и не переключается при поступлении на другой его вход выходного сигнала. устройства. При этом сигнал устройства 6 сравнения кодов поступает на вход установки второго счетчика

4 в нулевое состояние. В случае нечетного кода в устройстве 5 памяти первый триггер

8 переключается по каждому выходному импульсу устройства в противоположное состояние, чем обеспечивается коррекция погрешности устройства, возникающая за счет неполного использования информации

5 !

О !

Зо

40 кода в устройстве 5 памяти для устройства 6 сравнения кодов. Коррекция осуществляется путем установки второго счетчика 4 в единичное состояние через период выходного сигнала.

В случае прекращения поступления входного сигнала происходит переполнение первого счетчика 3, перепад напряжения старшего разряда которого фиксируется вторым триггером 9. На его выходе образуется сигнал, который устанавливает устройство 5 памяти (регистр) в нулевое состояние, что является четным числом, т. е. сигнал с устройства 6 сравнения кодов пропускается на вход установки второго счетчика 4 в нулевое состояние. который досчитывает до этой комбинации и блокируется, так как в нем образуется нулевая кодовая- комбинация, равная состоянию устройства 5 памяти, из-за чего имеется сигнал сброса на выходе устройства 6 сравнения кодов, поступающий на вход установки в ноль второго счетчика 4. Это состояние поддерживается до поступления очередного входного импульса, который переводит второй триггер 9 в исходное состояние, а в устройство 5 памяти записывается значение кода, отличное от нулевого.

Положительным эффектом предлагаемого умножителя частоты является повышение его надежности, обеспечиваемое блокированием процесса формирования текущего значения кода выходного сигнала устройства при отсутствии входного сигнала, т. е. на выходе устройства появляется сигнал с частотой, в N раз большей только при наличии входного сигнала.

Умножитель частоты по авт. св. № 690608, отличающийся тем, что, с целью повышения надежности, в него введен второй триггер, причем первый вход второго триггера подключен к выходу старшего разряда первого счетчика, второй вход — к другому входу первого счетчика, а выход второго триггера подключен ко второму установочному входу устройства памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 690608, кл. Н 03 В 19)00, 21.10.77 (прототип).

896741

Составитель А. Зайцева

Реда кто р В. Петр а ш Техред А. Бойкас Корректор М. Коста

Заказ 11723 43 Тираж яХЯ Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4