Устройство для исправления ошибок в системах передачи дискретной информации

Иллюстрации

Устройство для исправления ошибок в системах передачи дискретной информации (патент 896777)
Устройство для исправления ошибок в системах передачи дискретной информации (патент 896777)
Устройство для исправления ошибок в системах передачи дискретной информации (патент 896777)
Устройство для исправления ошибок в системах передачи дискретной информации (патент 896777)
Показать все

Реферат

 

Союз Советскнк

Социалмстическик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1i i>, 8967T7 (61) Дополнительное к авт, саид-ву 1О 663120 (22) Заявлено О 7. 04. 80 (21) 2906784/18-09 с присоеаииениеат заявки М (23) Приоритет

Опубликовано 07.01.82. Бюллетень Pfa 1

Дата опубликования описания 07.0 1.82 (5t)M. Кл.

Н 04 1 !/10 Гасударствекый комитет по делам кзобретенкк к открытий (53) УДК 621. 394. .14(088.8) (72) Автор изобретения

3.3.Ханафиев

r

1 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИС11РАВЛЕНИЯ ОШИБОК

В СИСТЕМАХ ПЕРЕДАЧИ ДИСКРЕТНОЙ

ИНФОРМАЦИИ

Изобретение относится к радиотехнике.

iIo основному авт. св. 1о 663120 известно устройство для исправления ошибок в системах передачи дискретной информации, содержащее последовательно соединенные декодер, первый регистр памяти и блок сравнения, а также накопитель, к одному из вхо10 дов которого подключен выход ключа, анализатор, выход которого подключен к одному из выходов элемента И31И, второй регистр памяти и блок элементов НЕ, выход "Ошибка" блока

15 сравнения подключен к входам анализатора непосредственно, через последовательно соединенные регистр ошибок и блок элементов НЕ, через последовательно соединенные элемент запрета, к другому входу которого подключен эталонный выход первого регистра памяти, и регистр правильно принятого блока и через последо" вательно соединенные первый элемент

И, к другому входу которого подключен проверочный выход первого регистра памяти,.и регистр блока, принятого с ошибкой, другой выход которого подключен к входу ключа, к управляющему входу которого подключены через блок элементов И выходы регистра ошибок, соответствующий выход которого через последовательно соединенные второй элемент

И, к другому входу которого подключен выход "Верно". блока сравнения, и элемент ИЛИ подключен к другим входам блока элементов И, к входу "Сброс" регистра. ошибок, выход

"Иереполнение".которого подключен к входу "Стирание" накопителя, к другому входу которого подключен соответствующий выход первого регистра памяти,. эталонный выход которого через второй регистр памяти подключен к другому входу блока сравнения 1,1 ).

896777 4

Однако в известном устройстве недостаточная помехоустойчивость.

Цель изобретения — повышение помехоустойчивости передачи информации.

Для достижения цели в устройство для исправления ошибок в системах передачи дискретной информации введены два дополнительных последовательно соединенных элемента И и буферный блок, причем другой вход накопителя соединен с соответствующим выходом первого регистра памяти через буферный блок, выход "Верно" блока сравнения соединен с первым входом первого дополнительного элемента И, второй вход которого соединен с другим выходом анализатора, другой вход второго дополнительнога элемента И соединен с соответствующим выходом регистра ошибок, а выход соединен с другим входом регистра ошибок и дополнительным входом ключа.

На чертеже изображена структур- ная электрическая схема предлагаемого устройства.

Устройство содержит декодер 1, первый регистр 2 памяти, блок 3 сравнения, второй регистр 4 памяти, элемент 5 запрета, накопитель 6, ключ 7, регистр 8 блока принятого с ошибкой, анализатор 9, регистр

10 правильно принятого блока, элемент И 11, элемент ИЛИ 12, регистр

13 ошибок, блок 14 элементов НЕ, блок 15 элементов И, элемент И 16 анализатор 9 содержит ключ 17, блок

18 сравнения и ключ 19, элементы

И 20 и 21, буферный блок 22.

Устройство работает следующим образом.

Принятый очередной кодовый блок после декодирования поступает в первый регистр 2 памяти, откуда ега информационные символы записываются в буферный блок 22, а провероч ные подаются на блок 3 сравнения, на второй вход которого из второго регистра 4 памяти поступают символы комбинаций предыдущего блока, используемые в качестве эталона.

После сравнения принятая комбинация записывается во второй регистр

4 памяти и (в случае необнаружения искажений в сравниваемых. символах) через элемент 5 запрета, на запрещающий вход которого сигнала

5 !

О

"Ошибка" с выхода блока 3 сравнения, не подается, поступают на регистр 10 правильно принятого блока.

Накопитель 6 рассчитан на хранение М информационных комбинаций и выдает потребителю очередную информацию — комбинацию после приема If +l последующих кодовых блоков.

При обнаружении ошибки в принятом кодовом блоке, если количество подряд обнаруженных ошибок в предыдущих кодовых блоках не превышает числа И сообщений, входящих в состав блока, производится сравнение одноименных сообщений декодированного и последнего правильно принятого блока. В этом случае с выхода

"Ошибка" блока 3 сравнения снимается сигнал, поступающий в регистр 13 ошибок, элемент 5 запрета, на второй вход элемента И 16 и на управляющий вход блока 18 сравнения, по которому в регистр 13 ошибок, содержащий

М разрядов, записывается "1" и, следовательно, число единиц, записываемых в регистр 13 ошибок, равно числу подряд обнаруженных ошибок в принятых кодовых блоках, запрещается запись через элемент 5 запрета декодированного с обнаруженной ошибкой блока в регистр 10 последнего правильно принятого блока, что обеспечивает сохранение в нем сообщений последнего блока, декодированного без обнаруженной ошибки, в регистр 8 блока с ошибкой записывают символы сообщений, входящих в состав проверочной комбинации декодированного блока, в блоке 18 сравнения после записи информации в регистр 8 происходит сравнение символов одноименных сообщений, записанных в регистрах

8 и 10. Выбор одноименных сообщений из укаэанных. регистров 8 и 10 для подачи в блок 18 сравнения анализатора 9 осуществляется посредством ключей 17 и 19, управляемых регистром ошибок 13 и блоком 14 элементов НК.

Допустим, что декодирован кодовый блок V„- + 2 при условии, что в канале искажен только V„. 4-1 блок.

При сравнении. проверочной комбинации принятого декодированногo.áëîêà с эталоном, образованным из сообщений блока V +1, ошибка в нем обнаруживается за счет искаженного эта,лона. В этом случае в регистр 8

896777 заносятся символы проверочной комбинации блока V + 2, а в регистр 13 ошибок, выходы 11 — 1 разрядов которого (начиная со второго) параллельно соединены с гходами-блока 14 В элементов НЕ и блока 15 элементов И, записывается (при 11=4) комбинация

1100. В регистре 10 последнего правильно принятого блока находятся соответствующие сообщения блока элементов 1©

И. Количество разрядов регистра

13 ошибок, в которых записаны нули после декодирования очередного кодового блока, определяют число одноименных сообщений, находящихся в !S регистрах 8 и 10, которые необходимо выдать на блок 18 сравнения.

Сигналами, подаваемыми с выходов блока 14 элементов НЕ через ключи

l7 и 19 на блок 18 сравнения с ре- ЗО гистров 8 и 1О выдаются символы одноименных сообщений.

При совпадении сравниваемых символов, что и происходит в данном случае, поскольку ч „ +2 в канале не искажен, с выхода "Верно" блока 18 сравнения сигнал через элемент

И31И 12 поступает на вторые входы элементов И блока 15 элемен- . тов И, на первые входы которых подаются сигналы с выходов регистра

13 ошибок. Количество разрядов (начиная со второго) регистра 13 ошибок, в которых записаны "1", определяют количество предыдущих кодовых блоков, информационные сообщения которых надо исправить. В рассматриваемом примере "1" со второго разряда регистра 13 ошибок поступает на .первый вход первого элемента И блока 15 элементов Ц, сигнал с выхода которого обеспечивает запись через ключ 7 символов информационного блока V +1 из регистра 8, в кото1 ром хранятся сообщения в данном случае неискаженного блока Ч„- 2 в накопитель 6, вместо наход щейся там информационной комбинации кодового блока V< +1.

Таким образом, происходит ис5О правление искаженной информационной комбинации.

Сигналом с выхода "Верно" блока

18 сравнения, поступающим на вход

"Сброс" регистра 13 ошибок, происЯ ходит стирание записанной в нем информациии.

Если число подряд обнаруженных апп бок в кодовых блоках равно И

,в регистре.13 ошибок -записаны одни "1"), а последующий И + 1 блок декодирован. без обнаруженной ошибки, то за счет проверочной комбинации последнего блока принятого с ошибкой (на самом деле не искаженного) происходит исправление.информационных сообщений предыдущих M — - 1 кодовых блоков.. При этом сигнал ошибка с выхода 3 сравнения не поступает и, следовательно, записи принятого блока в регистр 8, в котором находится последний .из числа деко» дированных с обнаруженной ошибкой блоков не будет, не происходит и записи " 1" в регистр 13 ошибок.. Сообщение декодированного блока записывается в регистр 10.

Сигнал "Верно" с блока 3. сравнения через элемент И 11, на второй вход которого. подается отпирающее напряжение с M-ого разряда регистра

13 ошибок, поступает на вторые.входЫ элементов И блока 15 элементов И, на первые входы которых подается напряжение с выходов регистра )3 ошибок, заполненного "1". В этом случае сигналы с выхода блока 15 элементов И через ключ 7 производят запись M --1 сообщений последнего с обнаруженной ошибкой блока из регистра 8 в накопитель 6. Сигналом, поступающим на вход "Сброс" регистра 13 ошибок, стирается записанная в нем комбинация.

Если же при условии, что число подряд обнаруженных ошибок равно

М, последний M + 1 блок с ошибкой, то в регистре 13,ошибок сигналом с выхода "Ошибка" блока 3. сравнения з."писывается "1". Тогда сигнал с выхода "переполнение" регистра 13 ошибок поступает на вход. "Стирание" накопителя 6 и происходит стирание первого из M блоков. с ошибкой, после чего продолжается прием. Регистр

l3 ошибок не сбрасывается.

Если в декодированном блоке V .

1 искажены только информационные символы, то блок 3 сравнения сигнал

"Ошибка" не выдает, "I" .в регистр

13 ошибок не записывается, блок V< .(искаженный) записывается в регистр

10 последнего правильно принятого блока и во второй регистр 4 память, а его информационное сообщение— в буферный блок 22.. Поскольку блок

V записан во второй регистр 4 па896777

30 мяти с искаженным информационным сообщением, очередной кодовый блок

V +1 в любом случае принимается как

1 о,юбочный и записывается в регистр 8 блока с ошибкой. 1!ри этом в регистр .

13 ошибок записывается "1", а на втором выходе анализатора 9 появляется сигнал "Ошибка", который поступает на первый вход элемента И 20.

Допустим, что кодовые блоки V +1, !0

V, +2,...,Ч„4.N-2 искажены в канале, а блоки V<+11-1 и V + Н не искажены. ю ° ° ь

Тогда блок V 4!"1-1 принимается как ! „ блок с ошибкой (в регистре 13 ошибок записывается M-! "1") и его проверочная комбинация записывается в регистр 8 блока, принятого с ошибкой.

Одноименные сообщения блоков V и V-+M-1 через ключи 19 и 17 посту-! лают в блок 18 сравнения. На выходе

"Ошибка" анализатора 9 появляется сигнал, который открывает элемент

И 20.

Нри поступлении декодированного блока V<+M блок сравнения 3 выдает сигнал "!аверно"! который через открытые элементы И 20 и 21 поступает на вход "Сброс" регистра 13 ошибок и управляющий вход. ключа 7. При этом происходит стирание содержимого регистра 13 ошибок .и полное открытие ключа 7. Символы сообщений, входящие в состав проверочной комбинации блока „-+М-1, из регистра 8 переписываются в М-1 (кроме первой) ячейки накопителя 6 и тем самым ис35 правляют искаженные информационные сообщения блоков Ч,, V 4.1,... V.+М-2.

Блок Н-+И эаписйвается в регистр

10 последнего правильно принятого блока после чего прием продолжается.

Формула изобретения

Устройство для исправления ошибок в системах передачи дискретной информации по авт. св. Р 663!20, отличающееся тем, что, с целью повышения помехоустойчивости передачи информации, введены два дополнительных Последовательно соединенных элемента И и буферный блок, причем другой вход накопителя соединен с соответствующим выходом первого регистра памяти через буферный блок, выход "Верно" блока сравнения соединен с первым входом первого дополнительного элемента И, второй вход которого соединен с другим выходом анализатора, другой вход второго дополнительного элемента И соединен с соответствующим выходом регистра ошибок, а выход соединен с другим входом регистра ошибок и дополнительным входом ключа, Источники информации, принятые во внимание при экспертизе

1 ° Авторское свидетельство СССР

Р 663120, кл. Н 04 L 1/10, 1977 (прототип).