Усредняющее устройство с блокировкой для фазирования дискретной информации

Усредняющее устройство с блокировкой для фазирования дискретной информации

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соаетсини

Соцнапнстнчесинх

Республик

Ii>i 896785 (6! ) Дополнительное к авт. свид-ву N 527833

{51)М, Кл. (22) Заявлено08.04. 80 (21) 2908314/18-09 с присоединением заявки Jй (23) Приоритет

Опубликовано 07.01.82. Бюллетень J6 1

Н 04 1 17/00

9кударотееииый комитет

СССР оо делам изо4ретеиий и открытий

{53) УДК 621. 394. .662(088.8) Дата опубликования описания 07.01.82. (72) Авторы изобретения

Г.К.Болотин и Л.И.Сальникова

4 нн > и !

« (71) Заявитель (54) УСРЕДНЯЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ

ДЛЯ ФАЗИРОВАНИЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к технике передачи дискретной информации и мо жет использоваться в системах синх- ронизации приемников дискретной информации.

Ло основному авт. св. М 527833 известно усредняющее устройство с блокировкой для фазирования дискретной информации, содержащее многоразрядный реверсивный счетчик, один выход которого через триггер добавления подключен ко входу первого элемента И, а второй выход реверсивного счетчика через триггер вычитания подключен ко входу второго элемента И, причем к дополнительным входам элементов И подключены соот ветствующие входы реверсивного счетчика, промежуточный разряд вычитания реверсивного счетчика соединен с нулевым входом триггера добав. ления, а промежуточный разряд добав ления реверсивного счетчика соединен с нулевым входом триггера вычи-ния Г1

Однако в известном устройстве недостаточная точность.

Цель изобретения — повышение точности усреднения.

Указанная цель достигается тем, что в известное усредняющее устройство с блокировкой для фазирования дискретной информации введены датчик времени, элемент задержки, два счетчика, два коммутатора и дешифратор, причем выход датчика времени соединен с одним входом дешифра15 тора и через элемент задержки с первыми входами счетчиком, вторые входы которых соединены с первым и вторым входами устройства, Bbixopbl

20 счетчиков соединены.с соответству —. ющими входами дешифратора, выходы которого соединены с входами коммутаторов, соответствующие разряды

:добавления.и вычитания реверсивного

896785 счетчика через коммутаторы соединены с вторыми входами триггеров.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит датчик 1 времени, элемент 2 задержки, счетчики

3 и 4, дешифратор 5, коммутаторы

6 и 7, многоразрядный реверсивный счетчик, триггеры 9 и 10 добавления и вычитания элементы И 11 и 12.

Устройство рабЬтает следующим образом.

Импульсы добавления и вычитания, поступающие на входные шины устройства, заряжают соответственно счетчики 3 и 4 до некоторого значения.

В момент формирования датчиком l выходного импульса дешифратора 5 на одной из выходных шин формирует уровень напряжения, управляющий работой коммутаторов 6 и 7. Кроме того, сигнал датчика 1, задержанный элементом задержки 2, на время, приблизительно равное длительности сигнала, осуществляет перевод счетчиков 3 и 4 в исходное (нулевое ) состояние. При этом входные импульсы добавления и вычитания поступают соответственно на суммирующий и вычитающий входы многоразрядного реверсивного счетчика 8, осуществляя его заряд.

В случае, если, например, число импульсов добавления превысит число импульсов вычитания, поступивших на его второй вход, на величину, равную коэффициенту пересчета многоразрядного реверсивного счетчика 8, на выходе его последнего разряда добавления появится импульс, переводящий триггер 9 в единичное состояние. Уровень напряжения на выходе триггера 9 разрешает прохождение импульсов добавления через элемент И 11 на одну выходную шину устройства. Теперь импульсы добавления, поступающие на одну входную шину устройства, проходят на его выход без усреднения.

Сброс триггера 9 в нулевое состояние, т ° е. запрещение прохождения импульсов добавления на выход устройства, осуществляется сигналом с выхода одного из разрядов вычитания многоразрядного реверсивного счетчика 8 через коммутатор 7, Коммутация выхода соответствующего разряда вычитания многоразрядного реверсивного счетчика 8 со сбросовым входом триггера 9 устанавливается коммутатором 7 в зависимости от того, на каком из выходов дешифратора 5 появится уровень напряжения.

Совершенно аналогичным образом происходит формирование импульсов вычитания на другой выходной ши1О не (работа триггера 10 аналогична работе триггера 9, а элемента И 12 работе элемента И 11).

Таким образом, в зависимости от величины разницы числа импульсов

1 добавления и вычитания (т.е. показаний счетчиков 3 и 4), поступивших на входы устройства за время между двумя импульсами на выходе датчика

1, сброс триггеров 9 и 10 осуществляется сигналом, появившемся на вполне определенном выходе реверсивного счетчика 8.

Предлагаемое устройство обладает в сравнении с известным более

Z высокой точностью усреднения и скоростью установления синхроннзма при использовании в системах передачи дискретной информации.

30 формула изобретения

Усредняющее устройство с блокировкой для фазирования дискретной информации по авт. св. М 527833, о т л и ч а ю щ е е с я тем, что, с целью повышения точности усреднения, введены датчик времени, элемент задержки, два счетчика, два коммутатора и дешифратор, причем выход датчика времени соединен с одним входом дешифратора и через элемент задержки е первыми входами счетчиков, вторые входы которых соединены с первым и вторым входами уст4> ройства, выходы счетчиков соединены с соответствующими входами дешифратора, выходы которого соединены с входами коммутаторов, соответствую щие разряды добавления и вычитания

Ю реверсивного счетчика через коммутаторы соединены с вторыми входами триггеров.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 527833, кл. Н 04 l 17/00, 1974 (прототип).