Цифровой измеритель девиации частоты

Иллюстрации

Цифровой измеритель девиации частоты (патент 898338)
Цифровой измеритель девиации частоты (патент 898338)
Цифровой измеритель девиации частоты (патент 898338)
Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 1Х11.79 (21) 2835005/18-21 ($1)) М. Кп.з

G 01 R 23/00 с присоединением заявки ¹ (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

t$3) УДК 621. 317. 7 (088. 8) Опубликовано 150182. Бюллетень № 2

Дата опубликования описания 150182 (72) Авторы изобретения

О.К. Асташов, В.A. Галкин и А.М. Светлиц и Г -, 4

I) Ф.Ц 1, 5()Г )(f (71) Заявитель

t и,. " с (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ДЕВИАЦИИ ЧАСТОТЫ

Изобретение относится к измерительной технике и предназначено для.использования в радиотехнических установках различного назначения.

Известны устройства, содержащие генератор, формирователь, счетчик, арифметический блок и индикатор (1).

Недостаток данного устройства низкая точность измерения.

Наиболее близким по технической сущности и достигаемому результату измерения к предлагаемому является девиометр, содержащий формирователь, селектор, соединенный выходом с измерительным счетчиком, опорный генератор, схему анализа, осуществляющую выделение экстремальных значений, вычислительный блок и индикатор (2).

Недостаток известного устройства низкая точность измерения.

Целью изобретения является повышение точности измерения девиации частоты.

Поставленная цель достигается тем, что в измеритель девиации частоты содержащий формирователь импульсов и последовательно соединенные блок анализа, арифметический блок и индикатор, введены последовательно соединенные блок задержки, блок памяти и аналого-цифровой преобразователь (АЦП), выход которого соединен со входом блока анализа, при этом выход

Формирователя подключен ко входу блока задержки.

На фиг. 1 представлена блок-схема измерителя девиации частоты; на фиг. 2 — временные диаграммы, пояс10 няющие работу измерителя девиации.

Измеритель девиации содержит формирователь 1, блок 2 задержки, блок

3 памяти, аналого-цифровой преобразователь (АЦП) 4, блок 5 анализа, арифметический блок 6 и индикатор 7. !

Устройство работает следующим образом.

Частотно-модулированный сигнал промежуточной частоты поступает одновременно на первый вход блока 3 и через формирователь 1 на блок 2 задержки. Формирователь 1 вырабатывает импульс (фиг. 2б) в момент перехода сигнала через выбранный уровень (фиг. 2а) в заданном направлении.

Выход блока 2 задержки соединен со вторым входом блока 3. В момент прихода задержанного на время Т од импульса (фиг. 2в) блок 3 запоминает мгновенное значение исследуемого сиг898338 нала Б„(фиг. 2а) и выдает его на АЦП

4 для преобразования в цифровой код.

Выход АЦП 4 соединен со входом блока 5 анализа. Из последовательности выдаваемых АЦП 4 кодов блок 5 выделяет максимальный и минимальный коды, которые поступают в блок 6 для подсчета величины девиации. На фиг.2а видно, что наибольшее мгновенное значение напряжения соответствует наименьшему мгновенному значению частоты частотно-модулированного колебания, а наименьшее мгновенное значение напряжения — наибольшему мгновенному значению частоты.

Результат измерения отображается на цифровом индикаторе 7.

Предлагаемое устройство сохраняет положительные качества известного, а именно оно некритично к расстройке промежуточной частоты, его разрешающая способность не зависит от глубины девиации. Кроме того, оно не требует применения пересчетных устройств с высоким быстродействием. Появление в микросхемном исполнении быстродействующих АЦП с числом разрядов до

12 существенно упрощает реализацию устройства и позволяет получить высокую точность измерения.

Формула изобретения

Цифровой измеритель девиации частоты, содержащий формирователь импульсов и последовательно соединенные блок анализа, арифметический блоки индикатор,о т л и ч а ю щ и йс я тем, что, с целью повышения точности измерения, в него введены последовательно соединенные блок задержки, блок памяти и аналого-цифровой преобразователь, выход которого соединен со входом блока анализа, при этом вЫход формирователя подключен ко входу блока задержки.

Источники информации, Щ принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 575578, кл. G 01 R 23/00, 1976

1 2. Авторское свидетельство СССР

Р 580521, кл. G 01 R 23/10, 1976 (прототип).

898338

Составитель Л. Воронина

Техред Ж.Кастелевич Корректор О. Билак

Редактор М. Циткина

Тираж 718 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 11941/б1 филиал ППП Патент, r. Ужгород, ул. Проектная, 4