Устройство связи для вычислительной системы

Иллюстрации

Устройство связи для вычислительной системы (патент 898413)
Устройство связи для вычислительной системы (патент 898413)
Устройство связи для вычислительной системы (патент 898413)
Устройство связи для вычислительной системы (патент 898413)
Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (п>898413 (6l ) Донолннтельное к авт. свид-ву(5l)M. Кд.

G 06 F 3/04 (22) Заявлено 08. 04. 80 (21) 2907230/18-24 с нрисоединеннем заявки М1ввуда атаипйй квмнтвт

COCP не дамам навбувтеннй н атарытнй (2З) ПриоритетОаубликовано 1.5.01.82, Бюллетень М 2

Дата опубликования описания 15.0 1. 82 (53) УЙК681 ° 325 (088. 8 ) B.Н. Заблоцкий, В.В Грек, В. Е. Спасский и А.B. Яскульдович (72) Авторы изобретения алТ И1;:1 техив г,я - . ВИЫМТРГ (71} Заявитель (54) устрОйСТВО СВйЗИ ДЛя ВЫ 1ИСЛИТЕЛЬНой

СИСТЕМЫ

Изобретение относится к вычисли" тельной технике и может быть использовано при проектировании ЭВИ и мультипроцессорных вычислительных систем.

Известны устройства связи, для вы" числительной системы, содержащие блок синхронизации и группу каналов, каждый из которых включает буферный регистр, регистр адреса, приемный и передающий регистры, управляющий регистр„ распределитель импульсов, узел синхронизации, блок сравнения, узел коммутации управляющих сигналов (13 .

Недостаток этих устройств состоит, в низкой пропускной способности.

Наиболее близким к предлагаемому по технической сущности является устройство связи для вычислительной системы, содержащее группу приемных регистров, группу элементов ИЛИ, группу передающих регистров, группу распределителей импульсов, группу блоков сравнения, группу регистров адреса, группу управляющих регистров, группу узлов синхронизации, группы первых- и вторых буферных регистров, группу узлов элементов И и блок синхронизации, первый выход которого соединен со входами распределителей импульсов группы и управляющими входами приемных регистров, второй выход блока синхронизации. соединен с первы" ми управляющими входами передающих

1О регистров группы, вход каждого передающего регистра группы через соответ". ствующий элемент ИЛИ группы подключен к выходу каждого приемного регистра группы, выход каждого передающего, регистра группы соединен с информа1ф ционным входом каждого последующего приемного регистра группы и первыми информационными входами каждых блока сравнения и вт орых буферных реги строе .

20 груйпы, .вторые информационные входы которых соединены с выходами соответ- ствующих регистров адреса группы и первым лнформационным входом первых буферных регистра, выходы первых и

3 898ч вторых буферных регистров группы связаны со вторыми информационными входами элементов ИЛИ группы, управляющие входы первых и вторых буферных ре ги ст ров группы подключены сооТ ветственно к первым и вторым управляющим выходам узлов элементов И группы, первые вход-выход узлов вентилей группы связаны с входами-выходами управляющих регистров группы, вторые вход-, о

Выход подключены к входам-выходам блоков сравнения группы, третьи управляющие выходы ко вторым управляющим входам передающих регистров группы, первые управляющие входы ко входам распределителей импульсов группы, а вторые управляющие входы к первым выходам узлов синхронизации группы, первые входы которых соединены со входами соответствующих управляющих регистров группы и вторым выходом блока синхронизации, а второй вход - с первым выходом выходного коммутатора группы, вторым выходом соединенного со входом регистра состояний, третьим выходом - со вторым информационным.вхо" дом первого буферного регистра, группой информационных входов-выходовс группой соответствующих информационных входов-выходов устройства, а групзо пой управляющих входов - с группой соот вет ст вующих упра вляющих входов устройства, третьи и четвертые входы-выходы каждого узла элементов И группы соединена соответственно с входамивыходами соответствующих регистров со- З5 стояний группы и выходных коммутаторов 121.

Недостаток этого устройства состоит в низкой пропускной способности, поскольку парные обмены (между смежными вычислительными модулями} реализуются за время, равное такту магистрали только в том случае, если направление обмена совпадает с направлением движения информации в устрой- 4> стве. 8 противном случае время обмена составляет величину, равную вре" мени цикла магистрали (произведение числа подключенных модулей на время такта магистрали). so

Целью изобретения является повышение пропускной способности. устройства.

Поставленная цель достигается тем, что в устройство, содержащее блок тактовых импульсов и M каналов обмена, каждый из которых включает узел синхронизации, распределитель им-.

13 4 пульсов, первый передающий регистр, соединенный информационным входом с выходом первого элемента ИЛИ, первый вход которого подключен к выходу первого приемного регистра, а второй вход - к первым выходам первого и второго буферных регистров, управляющие входы которых подключены соответственно к первому и второму выходам узла коммутации управляющих сигналов, первые информационные входы второго буфер1 ного регистра и блока сравнения соединены с выходом первого передающего регистра, выход регистра адреса подклю-. чен к первому информационному входу первого буферного регистра и второму информационному входу блока сравнения, первый и второй входы, третий выход и первый и второй вхеды-выходы узла коммутации управляющих сигналов соединены соответственно с выходом . распределителя импульсов и первым выходом узла синхронизации, первым управляющим входом первого передающего регистра и входами-выходами управляющего регистра и блока сравнения, причем первый выход блока тактовых импульсов соединен с входами первых приемных регистров и входами распредели" телей импульсов, всех каналов обмена, а второй выход - со входами управляющих регистров, первыми входами узлов синхронизации и вторыми управляющими входами передающих регистров всех каналов обмена, выход первого передающего регистра К-го канала обмена (K=X,É) соединен с информационным входом первого приемного регистра (К-1)-го канала обмена, выход первого передающего регистра первого канала обмена соединен с информационным входом первого приемнога регистра И-го канала обмена, в каждый канал обмена введены вторые приемный и передающий регистры, второй элемент ИЛИ, блок формирования признака обмена и регистр признака передачи, причем в каждом канале выход первого передающего регистра подключен ко второму информацион,ному входу первого буферного регистра, третий информационный вход которого соединен с выходом второго передающего регистра и третьими информационными входами второго буферного регистра и третьим информационным входом блока сравнения, управляющим входом соединенного с выходом регистра признака передачи, вход-выход и вход которого соответственно подключены к

5 898413 d третьему входу-выходу узла коммута- Ры 2, первые элементы ИЛИ 3, первые ции управляющих сигналов и выходу бло- передающие регистры 4, вторые передаю-. ка формирования признака обмена, пер- щие регистры 5, вторые элементы ИЛИ. 6, вый и второй информационные входы ко- вторые приемные регистры 7, распредеторого соединены соответственно с пер" > лители 8 импульсов, узлы 9 коммутавым и четвертым информационными входа-. ции управляющих сигналов, блоки 10 ми первого буферного регистра, а уп- сравнения, первые буферные регистры равляющий вход - со вторым выходом 11, в орые буферные регистры 12,, Упузла. синхронизации, выход второго при- равляющие регистры 13, узлы 14 синемного регистра соединен с первым вхо-1в хронизации, регистры 15 признака педом второго элемента ИЛИ, вторым вхо- редачи, блоки 16 формирования призна дом подключенного ко вторым выходам : ка обмена, Регистры 17.адреса, инфорпервого и второго буферных регистров, мационные вход и выход, управляющие а выходом - к информационному входу вход и вход-выход каждого канала обмевторого передающего регистра., пер- 1з на соединены с соответствующими slNвый и второй управляющие входы кото- нами модулей 18 вычислительной систе-. рого соединены соответственно с четвер- мы (эти же позиции встречаются в опи-. тым выходом узла коммутации управляю сании с индексом К, для К-ro канала щих сигналов и вторым Упра ляющим вхо обмена, где K=1-й). дом первого передающего регистРа ° уп

26

Блок 1 тактовых импульсов содерравляющий вход второго приемного ре- жит генератор тактовых импульсов и . гистра соединен с управляющим входом элемент задержки и предназначен для синпервого приемного регистра, информа- хронизации работы устройства. Генератор ционный вход второго приемного ре- тактовых импульсов вырабатывает две сегистра К" го канала обмена соединен с уЗ Рии синхронизирующих сигналов:серию, А выходом второго передающего регистра и серию В. Периоды повторения обеих (К-1)-го канала обмена, информацион- серий одинаковы. Серия В сдвинута ный вход второго приемного регистра относительно серии А на время такта первого. канала обмена соединен с вы- работы устройства. Сигналы серии А ходом второго передающего регистра зв выдаются с первого выхода, а серииВ. И-ro канала обмена, четвертый инфор- со второго выхода блока 1. мационный вход и третий выход перво- Приемные регистры 2 и 7 и переда":

ro буферного регистра, четвертый вход- ющие регистры 4 и 5 содержат узлы выход узла коммутации управляющих сиг- сброса, занесения и выдачи информа" налов и второй вход узла синхрониза- ции.. ции К-го канала обмена являются соот- Формат слова информации, пересыветственно К-ми информационными вхо- лаемого между приемными и передающидом и выходом, управляющим входом- - ми регистрами, имеет следующие поля: выходом и запросным входом устройства, признак парного обмена; адрес полуа также тем, что блок формирования чателя; адрес отправителя .признак

40 признака обмена содержит два узла сло занятости слова информации данные жения, первые входы которых соеди- (режим чтения и записи, собственно нены с первым информационным входом информация, адрес ячейки памяти). блока, а вторые входы - с управляющим, Распределители 8 импульсов содервходом блока и через элемент задеря", жат элементы. задержки для выработки ки с управляющими входами первого и по каждому сигналу серии„А сигналов

4$ второго узлов сравнения, первые ин- А< (через время, равное подтакту Раформационные входы которых подключены боты устройства) и А (через apew> соответственно к выходам первого и равное двум подтактам работы устройвторого узлов сложения, вторые инфор" ства). мационные входы - ко второму инфор- @ Узлы 9 коммутации управляющих сиг мационному входу блока, а выходы - к налов содержат наборы элементов И выходу блока. и ИЛИ и служат для коммутации управНа фиг. 1 показана блок-схема уст- ляющих сигналов. ройства; на фиг. 2 - схема блока фор- Блоки сравнения предназначены для

v мирования признака передачи. М. сравнения адресов получателеи, аоВ состав устройства входят блок 1 ступающих на первые и третьи информатактовых импульсов, и И каналов обме- ционные входы с адресами, содержащина, включающие первые приемные регист мися в регистрах 17.

7 8984

Вторые буферные регистры предназначены для хранения информации, принятой из первого передающего регистра в случае парного обмена с последующим модулем вычислительной систе"

5 мы.или из второго передающего регистра, в случае парного обмена с предыдущим модулем вычислительной системы.

Управляющие регистры 13 содержат элементы занесения, сброса и первую группу триггеров, указывающих состояние (занято-свободно) первых буферных регистров, вторую rpyrtny тригге" ров, указывающих состояние (занято-свободно) вторых буферных регистров 12, третью группу триггеров, указывающих режим работы (запись-чтение) модулей вычислительной системы 18.

Узлы 14 синхронизации содержат триггеры, элементы занесения и сбро" 2g са, предназначены для синхронизации запросов, поступающих из модулей.

Регистры 15 признаков передачи содержат триггеры, элементы занесения и сброса и предназначены для хра- 25 нения информации о направлении парного обмена, поступающей из блоков

16. формирования признака обмена, которые предназначены для определения

Ф направления парного обмена в зависимости от адресов получателя, поступающих из модулей вычислительной системы.

В состав К-ro блока (фиг. 2) формирования признака обмена входят первый узел сложения 19. К элемент задержки 20. К, второй узел сложения

2f. К, первый узел сравнения 22.К и второй узел сравнения 23. К.

Первый узел сложения 19.К содер" жит группу элементов И 24.К"24.К.Н, группу элементов сложения по модулю

"2" 25.К.1-25.К.Н и предназначен дпя увеличения на единицу адреса отправителя, поступающего из регистра 17.К.

Элементы И 24.К. 1-24.К.Н предназ.начены для формирования сигналов поразрядного переноса.

Элементы сложения по модулю "2"

25.К.1-25.К.H предназначены для поразрядного суммирования сигналов переноса с разрядами адреса, поступающего 5В на вход узла сложения 19.Ê.

Элемент задержки 20.К предназначен для задержки сигнала опроса, поступающего на управляющий вход блока форми-, рования признака передачи 16.

Второй узел сложения 21.К по составу аналогичен первому узлу сложения 19.К и предназначен для уменьше13 8 ния на единицу адреса отправителя, поступающего в обратном коде из регистра адреса 17. l<.

Первый узел сравнения 22.К предназначен для сравнения адреса, поступающего на первые информационные входы, с адресом, поступающим на вторые информационные входы блока и содержит группу элементов сложения по модулю

"2" 26. К. 1-26. К, Н, элемент ИЛИ 27. К и элемент И-НЕ 28.К.

Второй узел сравнения 23.К по составу аналогичен первому узлу сравнения 22. K.

Регистры 17 адреса предназначены дпя хранения адресов отправителей и содержат узлы сброса и занесения информации с пульта управления (не по" казан).

В качестве модулей 18 вычислительной системы могут использоваться процессоры, блоки оперативной памяти, каналы прямого доступа и т.п.

Устройство работает следующим образом.

По пуску устройства блок 1 начинает вырабатывать серии сигналов А и В, под управлением которых в устройстве начинают циркулировать свободные слова. По каждому сигналу В информация . в парафазном коде передается из первых и вторых передающих регистров соответственно в первые и вторые приемные регистры. По сигналу А информации из первых и вторых приемных регистров в парафазном коде передается в первые и вторые передающие регистры.

Каждая К-я часть может работать в двух режимах: "Чтение" и "Запись".

Режим "Чтение" предназначен для приема информации, адресованной К-ой части устройства и передачи ее модулю 18 вычислительной системы.

По сигналу В и состоянию "Чтение" третьего триггера в управляющем регистре 13.К информация первых 4.К-1 и вторых 5.К+1 передающих регистров соответственно пересылается в первые

2.К и вторые 7.К приемные регистры и опрашивается узел 14, К на наличие запроса от модуля 18.К.

Если запрос из модуля 18.К отсут ствует, то по сигналу А информация из первых 2.К и вторых 7.К приемных регистров пересылается соответственно в первые 4.К и вторые 5.К передающие регистры. Поле из слова информации, соответствующее адресу получателя из первого 4 К и второго 5.К пе9 89841 редающих регистров, поступает в блок

10.К, где сравнивается с содержимым регистра 17.К.

По сигналу А из распределителя импульсов 8. К узел 9.К посылает в блок сравнения 10.К сигнал "Опрос" ", в результате чего на выходе блока

10.К появится один из следующих сигналов: "Принять справа" или "Принять слева". Сигнал "Принять справа" означает, что во второй передающий регистр 5.К поступила информация, адресованная данному модулю, или, что такая информация одновременно находится в первом 4.К и.втором 5.К передающих регистрах. Сигнал "Принять слева" означает, что и первый передающий регистр 4.К поступила информация, адресованная данному модулю, или, что такая информация одновременно находится во втором 5.К и первом 1!.К передающих регистрах.

По сигналу "Принять справа" и свободному первому буферному регистру

11.К информация из второго передающего регистра .К переписывается в первый буферный регистр 11.К и в модуль 18.К поступает сигнал "Принять".

При этом триггер управляющего регистра 13.К, указывающий состояние пер30 вого буферного регистра 11.К, пере" ходит в состояние "Занято". Задержанным сигналом из узла 9.Ê второй передающий регистр .К сбрасывается, чем обеспечивается очистка слова информа" ции. Сигналом серии В нулевое слово продвинуто влево по магистрали.

По сигналу "Принять" модуль 18.K принимает информацию иэ первого буферного регистра 11.К на свои внутренние регистры, после чего на вы- 4в ход узла 9.К поступает сигнал "Принято", по которому триггер первого буферного регистра 11. К в управляющем ° регистре 13. К переводится в состояние "Свободно", первый буферный ре- 45 гистр 11. К сбрасывается.

По сигналу "Принять слева" и свободному первому регистру 11.К информация иэ первого передающего регистра ч.К переписывается в первый буфер- SO ный регистр 11.K. Со входа-выхода узла 9.К в модуль 18.К поступает сигнал .

"Принять", триггер управляющего регистра 13. К, указывающий состояние первого буферного регистра 11.К, пере- 5s водится в состояние "Занятно". Задержанным сигналом из узла 9.К первый

Ф передающий регистр 4.К сбрасывается, 3 l0 чем обеспечивается очистка слова информации. Сигналом| серии В нулевое слово продвинуто вправо по магистрали.

По сигналу "Принять" выполняются . операции, аналогичные описанным.

Режим "Запись" предназначен для выдачи информации модуля 18.К вычислительной системы в первый или второй передающие регистры.

В этом случае, когда модуль 18.К должен передать информацию, он выставляет данные на четвертый информационный вход nepsoro буферного регистра 11.К, адрес псаучателя подает на второй информационный вход блока16.К и одновременно посылает сигнал в узел 14. К.

По сигналу В при наличии запроса от модуля 18.К триггер синхрозапроса в узле синхронизации устанавливается в состояние "Cwxposanpoc" и третий триггер управляющего регистра

13.K переводится в режим "Запись".

По сигналу А и установленному триггеру синхрозапроса s узле синхронизации данные из модуля вычисли. тельной системы и регистра 17.К переписываются в первый буФерный ре" гистр 11. К, первый триггер управляю" щего регистра !3. К.устанавливается в состояние "Занято", на втором выходе узла 14.К появляется сигнал опроса первого 19.К (фиг. 2) и второго.2.1.Y узлов сложения. По сигналу опроса элемента И 24.К. 1-.24.К.И формируют сигналы переноса в каждом разряде, которые суммируются с разрядами адреса, поступающими на входы узла сложения 19.К, в результате чего, на выхо де элементов сложения по модулю "2"

2 . К. 1-25. К. Н .формируется адрес на единицу больший адреса отправителя.

Этот адрес поступает на первые ин" формационные входы узла сравнения

22,К, где поразрядно суммируется На элементах сложения по модулю "2"

26.К. 1-26.К.Н с адресом получателя, поступающим на вторые информационные входы узла сравнения 22.К. При совпадении адресов на выходе элемента И-HK 28.K формируется сигнал, означающий, что адрес получателя на единицу больше адреса отправителя, по которому регистр 1 .К устанавливает" ся .в состояние "Передать Bnpaao".

Аналогичные операции выполняются во вторых узлах сложения и сравнения при формировании сигнала "Передать влево".

ll 8984

При отсутствии сигналов на выходе первого 22.К и второго 23.К узлов. сложения, регистр l5.К устанавливается в состояние "Передать".

Признак "Передать" означает, что абсолютная величина разности адреса получателя из модуля 18.К вычислительной системы и адреса отправите-. ля иэ регистра l7.К больше единицы, т.е. должен быть выполнен перекресный обмен.

По,сигналу А< и установленному признаку "Передать" производится анализ слов информации, поступивших в первый 4.К и во второй 5.К передающие регистры на незанятость слова информации (свободное слово)..

Если первый передающий регистр 4.К свободен или первый 4.К и второй 5.К передающие регистры свободны, то по сигналу А узел 9.К вырабатывает сиг налл "Записать вправо 1". По этому сигналу информация из первого буферного регистра 11.Ê переписывается в первый передающий регистр 4,К, задержанным сигналом из узла 9.К, сбра-. сываются. первый буферный регистр 11.К, триггер еинхрозапроса в узле 14.К и. первый триггер в управляющем регистре

13.К, третий триггер в управляющем регистре 13. К переводится в режим зо

"Чтение".

Если второй передающий регистр

5.К свободен, а первый передающий регистрр 4. К занят, то по си гналу А из узла 9.К вырабатывается сигнал "Запи.сать влево 1", по которому информация из первого буферного регистра

l1, К переписывается во второй передающий регистр 5.К. Далее производятся действия, аналогичные действиям по сигналу "Записать вправо 1, По сигналу Аg и установленному признаку ."Передать вправо" проиэводится анализ слова информации на незанятость в первом передающем регистре

4.К. Если первый передающий регистр

4.К свободен, то по сигналу А выра° батывается сигнал "Записать вправо

Если первый передающий регистр 4.К занят, то по сигналу А4 информация 50 из первого передающего регистра 4.К переписывается во второй буферный регистр 12.К и второй триггер управляющего регистра 13. К устанавливается в состояние "Занято". По сигналу А ss узел 9.К вырабатывает сигнал "Записать вправо 1". После выполнения всех необходимых операций, связанных с сигна13 12 лом "Записать вправо 1", М-ый канал обмена устройства находится в состоянии "Чтение" и второй буферный регистр l2. К занят. При этом могут выполняться операции режима "Чтение", а режим "Запись" не может быть выполнен, так как триггер синхрозапроса от модуля 18. К блокирован.

Очи ст ка второ го буфер ного ре ги стра 12.К производится следующим образом.

По сигналу А„и установленному второму триггеру s управляющем регистре

13. К производится анализ на незанятость слов информации, поступающих в первые 4.K и вторые 5.К передающие регистры. Если первый передающий регистр 4.К свободен. или первый .4.К и второй 5.К передающие регистры свободны, то по сигналу А узел 9.К вырабатывает сигнал "Записать вправо 2".

По этому сигналу информация из второго буферного регистра 12. К переписывается в передающий регистр 4.К, задержанным сигналом иэ узла 9 Ê сбрасываются второй буферный регистр 12.К и второй триггер в управляющем реги стре 13. К.

Если второй передающий регистр

5.К свободен, а первый передающий регистр 4.К занят, то по сигналу А узел 9.К вырабатывает сигнал "Записать влево 2" по которому информация из второго буферного регистра

12.К переписывается во второй передающий регистр 5.K. Далее производятся действия, аналогичные действиям по сигналу "Записать вправо 2".

По сигналу А„ и установленному признаку "Передать влево" пцоизводится анализ слова информации на незанятость во втором передающем регистре .

5 К. Если он свободен, то по сигналу А< вырабатывается сигнал "Записать влево Р . По этому сигналу информация из первого буферного регистра ll.К переписывается во второй передающий регистр 5.К, задержанным сигналом из узла 9.К сбрасываются первый буферный регистр 11.К, триггер синхрозапроса в узле 14.К, первый триггер в упI равляющем регистре 13.К, третий триггер в управляющем регистре 13.К переводится в режим "Чтение".

Если второй передающий регистр

5.K занят, то по сигналу А информация из второго передающего регистра

5.К переписывается во второй буферный регистр 12. К и второй триггер уп98413

5 о

15 формула изобретения торого соединены соответственно с пер55, вым и четвертым информационными входами первого буферного регистра, а уп13 8 равляющего регистра 13.К устанавливается в состояние "Занято". По сигналу А < узел 9.К вырабатывает сигнал

"Записать влево 1". После выполнения всех необходимых операций, связанных с сигналом "Записать влево 1", К-ый канал обмена находится в состояние "Чтение" и второй буферный регистр 12.К занят. В следующем также по сигналу А„ и установленному второму триггеру управляющего регистра

13.К производится анализ на незанятость слов информации, поступающих в первый 4„К и второй 5.К передающие регистры. Если первый передающий ре- гистр 4.K свободен или первый 4. К и второй 5.К передающие регистры свободны, то по сигналу А узел 9.K вырабатывает сигнал "Записать вправо 2" и производятся все операции, связанные с этим сигналом. Если второй передающий регистр 5.g свободен, а первый передающий регистр 4.К занят, то по сигналу А узел. коммутации управляющих си:гналов вырабатывает сигнал ".Записать влево 2", по которому информация из второго буферного регистра 12.K переписывается во второй передающий регистр 5.К и производятся все операции, аналогичные опера циям по сигналу ".Записать вправо 2 !., Таким образом, .предлагаемое уст" ройство обладает более высокой пропускной способностью по сравнению с известным, поскольку парные взаимодействия независимо от физическоro рас" положения модулей реализуются эа такт магистрали.

1..Устройство связи для вйчислительной системы, содержащее блок тактовых импульсов и и каналов обменов, каждый иэ которых включает узел син-. хронизации, распределитель импульсов, первый передающий регистр, соединенный информационным входом с выходом первого элемента ИЛИ, первый вход которого подключен к выходу первого приемного регистра, а второй входк первым выходам первого и второго буферных регистров, управляющие входы которых подключены соответственно к первому и второму выходам узла коммутации управляющих сигналов, первые информационные входы второго буферного регистра и блока сравнения соединены

36

50 с выходом первого передающего регист" ра, выход регистра адреса подключен к первому информационному входу первого буферного регистра и второму информационному входу блока сравнения, первый и второй входы, третий выход и первый и второй входы-выходы узла . коммутации управляющих сигналов соединены соответственно с выходом распределителя импульсов и первым выходом узла синхронизации, первым управляющим входом nepeoro передающего регистра и входами-выходами управляющего регистра и блока сравнения, причем первый выход. блока тактовых импульсов соединен с управляющими входами первых приемных регистров и входами распределителей импульсов всех каналов обмена, а второй выход " со

sxopaw управляющих регистров, перsbtMM входами узлов синхронизации и вторыми управляющими входами передающих регистров всех .каналов обмена, выход первого передающего регистра К-ro канала обмена (К=2,И) соединен с информационным входом первого приемного регистра (К-1)-.ro канала обмена, выход первого передающего регистра пер вого канала обмена соединен с инфор" мационным входом первого приемного регистра M-го канала обмена, о тл и ч а ю щ е е с я тем, что, с целью повышения пропускной способности уст- . ройства, в каждый канал обмена введеHhl вторые приемный и передающий регистры, второй элемент ИЛИ, блок фор мирования признака обмена и ре.гистр признака передачи, причем в каж". дом канале выход первого передающего. регистра подключен ко второму информационному входу первого буферного регистра, третий информационный вход которого соединен с выходом второго передающего регистра, вторым информационным входом второго буферного регистра и третьим информационным входом блока сравнения, управляющим входом соединенного с выходом регистра признака передачи, вход-выход и вход которого соответственно подключены к. третьему вход-выходу узла коммутации управляющих сигналов и выходу блока формирования признака обмена, первый и второй информационные входы. коравляющий вход - со вторым выходом узла синхронизации, выход второго при15

898413 емного регистра соединен с первым входом второго элемента ИЛИ, вторым входом подключенного ко вторым выходам первого и второго буферных регистров, а выходом — к информационному входу второго передающего регистра, первый и второй управляющие входы которого соединены соответственно с четвертым выходом узла коммутации управляющих сигналов и вторым управляющим входом первого передающего регистра, управляющий вход второго приемного регистра соединен с управляющим входом первого приемного регистра, информационный вход второго приемного реги!

5 стра К- ro канала обмена соединен с выходом второго передающего регистра (К-1)-го канала обмена, информационный вход второго приемного регистра первого канала обмена соединен с выи ходом второго передающего регистра

И-го канала обмена, четвертый информационный вход и третий выход первого буферного регистра, четвертый входвыход узла коммутации управляющих сиг25 налов и второй вход узла синхронизации K-ro канала обмена являются соответственно К-ми информационными входом и выходом, управляющим входом-выходом и запросным входом устройства.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что, блок формирования признака обмена содержит два узла сложения, первые входы которых соединены с первым информационным входом блока,а вторые входы - с управляющим входом блока и через we мент задержки с управляющими входами первого и второго узлов сравнения, первые информационные входы которых подключены соответственно к выходам первого и второго узлов сложения, вторые информационные входыко второму информационному входу блока, а выходы - к выходу блока..

Источники информации, принятые во внимание при экспертизе

1.-Авторское свидетельство СССР по заявке Н 255?320/18-24, кл. 6 06 F 3/04, 1977.

2. Авторское свидетельство СССР по заявке М 2765316, кл. G 06 F 3/04, 1979 (прототип) .

898413

Закаэ 11950/65

Тираж 731 Подписное

ВНИИПИ Государственного комитета ССР ло делам иэобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал nOll "Патент", r. Ужгород, ул. Проектная, 4

Составитель 8. Вертлиб

Редактор И. Недолуженко Техред С. Мигунова Корректор И.- Пожо