Цифровой умножитель частоты

Цифровой умножитель частоты

Иллюстрации

Показать все

Реферат

 

()898430

Союз Соввтсимк

Социалиетмчееиив рвелублми

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дололинтельное к авт. свнд-ву— (22)Заявлено 15.04.80 (21) 2909925/18-24 с присоединением заявки М(23) Приоритет—

Олубликовано 15. 01. 82. Бюллетень М 2

Дата олубликовання олисаиия 17. 01. 82 (51)M. Кл.

G 06 F 7/68

9кударстваеыб квинтет

СССР во делам изебрвтеиий и открытия (53) УДК681. З (088.8) с I.:

1 ! с

i %

С.Ф.Чеченев, Н.П.Попков, Н.А.Шишон ов, и А.И.Печень:",: ."

@ 1 1" (72) Авторы изобретения

Центральное конструкторское бюро с опытным производством

АН Белорусской ССР (71) Заявитель (54) ЦИФРОВОЙ УИНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автомати" ке и вычислительной технике и может найти применение при обработке сигналов частотных датчиков в качестве синхронизирующего устройства в бесфильтровых анализаторах спектра, а также в качестве управляемого аналого-цифрового преобразователя и тактирующего устройства в системах цент" рализованного контроля.

Известен цифровой умножитель частоты, содержащий последовательно соединенные генератор эталонной частоты, регистры сдвига и хранения, дешифратор и управляемую линию задержки выход которой через управляемый делитель частоты, элементы И и ИЛИ соединены с ее входом,, второй вход управляемого делителя частоты соединен со вторым входом элемента ИЛИ, со вхо- л дами регистров сдвига и хранения и с выходом формирователя импульсов. Второй выход управляемого делителя часг тоты соединен с дешифратором g1).

Недостатками устройства являются узкий диапазон умножаемых частот, который ограничивается конечным числом разрядов регистров сдвига и хранения, дешифратора и линии задержки„ ограниченный диапазон умножаемых частот смещенный в область низких и ин"

Р франизких частот вследствие того, что частотой эталонного генератора, емкостью регистров сдвига и хранения дешифратором и линией задержки невозможно управлять в процессе работы устройства, Известен также цифровой умножитель частоты, содержащий генератор эталонной частоты, выход которого соединен с первым счетчиком и через делитель частоты - со входом второго счетчика, выход последнего через регистр соединен со входом блока сравнения кодов, вход устройства соединен с делителем частоты, с регистром, с дополнительным делителем частоты, с триггером, с элементом ИЛИ и со

89843 вторым счетчиком, выход которого соединен с блоком сравнения кодов, выход последнего соединен со вторым счетчиком и через элемент И - с триггером и элементом ИЛИ $2 j .

К недостаткам устройства относятся узкий диапазон умножаемых частот, который ограничивается конечным числом разрядов счетчиков и регистров, а также ограниченный диапазон умно- 10 жаемых частот, смещенный в область низких и инфранизких частот вследствие того, что частотой эталонного генератора, емкостью счетчиков и регистра невозможно управлять в процессе работы умножителя.

Наиболее близким по технической сущности к предлагаемому устройству является цифровой следящий умножитель частоты, содержащий формирователь, вход которого соединен с информационным входом устройства, выход — с управляющими входами делителя частоты, счетчика и регистра, генератор эталонной частоты, выход которого подключен к информационным входам кодоуправляемого счетчика и делителя частоты, выход последнего подключен к информационному входу счетчика, разрядные выходы которого подключены к информационным входам регистра, выходы последнего соединены с управляющими входами кодоуправляющего счетчика, выход которого является выходом устройства (3 1.

3S

Однако устройство характеризуется узким диапазоном умножаемых частот, который ограничивается конечным числом разрядов счетчиков и регистра и ограниченным диапазоном умножаемых частот, смещенным в область низких и инфранизких частот вследствие того, что частото" эталонного генератора, емкостью счетчиков и регистра невозможно управлять в процессе работы ум- 4 ножителя.

Целью изобретения является расширение диапазона умножаемых частот.

Поставленная цель достигается тем, что цифровой умножитель частоты, содержащий генератор эталонной частоты и блок умножения частоты, информационный вход которого соединен со входом частоты умножителя, управляющие входы которого соединены со входами задания коэффициента преобразования устройства, а выход подключен к выходу умножителя, содержит блок выбоО 4 ра синхронизирующей частоты, содержащий многовходовой элемент И-НЕ и несколько каналов преобразования эталонной частоты, каждый из которых содержит элемент исключающее ИЛИ, частотный дискриминатор, вход которого подключен к выходу умножителя частоты, а выход частотного дискриминатора i-го канала подключен к первому входу соответствующего элемента исключающее ИЛИ, второй вход элемента исключающее ИЛИ каждого канала соединен с выходом частотного дискриминатора предыдущего канала, выход каждого элемента исключающее

ИЛИ подключен к первому входу соответствующего элемента И-НЕ, каждый канал кроме последнего содержит счетчик, причем выход счетчика i îãî канала соединен со входом счетчика (i-1)-ого канала и со вторым входом элемента И-НЕ„ первый вход элемента

И-НЕ последнего канала соединен с входом счетчика предпоследнего канала и с выходом генератора эталонной частоты, выходы элементов И-НЕ каждого канала подключены ко входам многовходового элемента И-НЕ, выход которого является выходом блока выбора синхронизирующей частоты и соединен со входом синхронизации блока умножения частоты.

На фиг. 1 приведена блок-схема цифрового умножителя частоты; на фиг. 2 - схема блока выбора синхронизирующей частоты.

Цифровой умножитель частоты содержит генератор 1 эталонной частоты, блок 2 выбора синхронизирующей частоты и блок 3 умножения частоты, который, например, содержит формирователь импульсов 4, вход которого соединен с информационным входом f< устройства, выход - с управляющими входами делителя 5 частоты, счетчика 6 и регистра 7, выходы которого соединены с управляющими входами кодоуправляемого счетчика 8, Выход f гео нератора 1 эталонной частоты подключен к информационному входу блока 2 выбора синхронизирующей частоты„ выход которого соединен с информационными входами кодоуправляемого счетчика 8 и делителя 5 частоты. Выход кодоуправляемого счетчика 8 является выходом f> устройства и соединен с управляющим входом блока выбора синхронизирующей частоты.

5 898

Коэффициент преобразования блока выбора синхронизирующей частоты по поддиапазонам умножаемых частот автоматически и дискретно изменяется по двоичному закону: 5

D-", (1) где О - диапазон изменения входной частоты f<,определяется отношением максимальной частоты входного сигнала к мини- 10 мальной в поддиапазоне Г„ иихф

Хк„„!

m = 1, 2,3,...К вЂ” номер поддиапазона блока 2.

Блок выбора синхронизирующей час- !5 тоты 2 предназначен для автоматического выбора коэффициента преобразования частоты генератора эталонной частоты 1.

Блок 2 выбора синхронизирующей частоты (фиг.2) включает параллельно соединенные 1,2,3,,К каналы выбора пре 1 елов коэффициента преобразования О частоты fg генератора 1 эталонной частоты. Каждый канал содержит частотный дискриминатор 9,1; элемент исключающее ИЛИ 10.1 и элемент И 11.1, выход которого соединен со входом 12.1 многовходового элемента И 12.0. При этом вход частотного дискриминатора 9.1 соединен с выходом f устройства и со входами частотных дискриминаторов 9.2... ...9.К всех остальных каналов, а

35 его выход — со входами элементов исключающее ИЛИ 10.1 и 10 ° 2 первого и второго каналов. Выход элемента исключающее ИЛИ 10.1 соединен со входом элемента И 11.1. Выход второ-. го частотного дискриминатора 9.2 соединен со входами элементов исключающее ИЛИ 10 2 и 10.3, а выход элемента исключающее ИЛИ 10.2 соединен со входом элемента И 11.2, выход которого соединен со входом 12.2 многовходового элемента И 12.0. Выходы частотных дискриминаторов 9.3,...,9.К остальных каналов 11.1,...,К также соединены со входами элементов исключающее ИЛИ соответственно 10.3,..., 10.К, выходы которых соединены со входами элементов И 11.3,...,11.К, а их выходы соединены с соответствующими входами 12.3,...,12.К многовхо55 дового элемента И 12.0. На второй вход элемента исключающее ИЛИ 10.1 постоянно подан сигнал логической единицы. Вторые входы элементов 11.1, 430 4

11,2, 11.3,...11.V соединены с соответствующими выходами 5 /О к, /D, делителя частоты Г /О " "

Делитель частоты содержит последовательно соединенные счетчики 13.1, 13.2, 13.3,...13.К-1 (фиг.2). Выход блока выбора синхронизирующей частоты соединен со входом делителя частоты и кодоуправляемого счетчика

8 (фиг.1).

Блок выбора синхронизирующей частоты работает следующим образом, На входы частотных дискриминаторов 9,1,9.2,9.3... P.K (фиг.2) поступает сигнал частотй f Если эта частота меньше частоты срабатывания частотного дискриминатора, то на его выходе - логический нуль. Логическая единица "+1" на втором входе элемента исключающее ИЛИ .10.1 устанавли вает ее выход в единицу. Этот сигнал поступает на вход элемента И 11.1 и разрешает прохождение сигнала fa /D к-4 выхода делителя 13.1 через элементы

И 11.1 и И 12.0. Блок выбора синхронизирующей частоты 2 работает на первом поддиапазоне. При увеличении частоты сигнала f> до частоты срабатывания частотного дискриминатора 9.1, на выходе последнего устанавливается сигнал логической единицы, При этом на выходе элемента исключающее ИЛИ

10. 1 устанавливается сигнал логичес" кого нуля, а на выходе элемента исключающее ИЛИ 10.2 - логическая единица.

Этот сигнал поступает на вход элемента И 11.2 и разрешает прохождение сигнала Фо /О" с выхода делителя l3.2 через элементы И 11.2 и И 12.0. Блок

2 работает на втором поддиапазоне, С ростом частоты сигнала процесс повторяется — включаются следующие один за другим частотные дискриминаторы

9.2, 9.3,...,9.К, выключаются элементы исключающее ИЛИ 10.2, 10.3...,10.К

I разрешается прохождение сигналов с частотой f, /О" (, /О и т.д. через элементы И 11.3,...,11,К и И 12,0.

Если частота сигнала f> окажется меньше, например, частоты срабатывания частотного дискриминатора 9.2, то на его выходе устанавливается сигнал логического нуля. На выходе элементов исключающее ИЛИ 10.2 устанавливается логическая единица, которая разрешает прохождение сигнала

f0/3" с выхода счетчика 13.2 через элементы И 11.2 и И 12.0. Блок 2 сно-, 898430 ва работает на втором поддиапазоне и т.д.

Цифровой умножитель частоты работает следующим образом.

Импульсы с частотой f> „ Формируе- З мые генератором эталонной частоты 1, поступают на информационные входы счетчиков 13.1, 13.2..., 13,K- 1(фиг.2), а с их выходов снимается сигнал часToTbl Г =, /0, который через 16 один из элементов И 11.1, 11.2, 11.3.....11.К и И 12.0 (фиг.2) поступает на информационные входы кодоуправляемого счетчика 8 и через делитель 5 поступает на счетчик 6 !5 (фиг. 1) . Через промежуток времени, равный периоду входного сигнала Т>, в счетчике 6 сформируется код числа

Тх1 а

h ) (2)

20 где n — коэффициент деления делителя 5.

По окончании первого периода входного сигнала f на управляющий вход

2S регистра 7 с формирователя 4 поступает короткий импульс разрешения отрицательной полярности и результат

N из счетчика 6 переписывается в регистр 7. Этим же сигналом счетчик 6 и делитель 5 приводятся в исходное

I нулевое состояние. В течение второго периода входного сигнала f< счетчик 6 работает аналогично, а код числа N, записанный в регистре 7, задает коэффициент пересчета кодоуправляемого счетчика 8,Поскольку на вход кодоуправляемого счетчика 8 поступают импульсы с частотой то частота выходных импульсов устрой40 ства равна у М И к (3)

В пЬследующие периоды устройство работает аналогично, причем в регистр 7 в конце каждого периода входного сигнала f< переписывается число из счетчика 6, пропорциональное длительности предыдущего периода. Если частота f выходного сигнала меньше

50 частоты f срабатывания частотного дискриминатора (фиг. 2} то устройство работает на первом поддиапазоне, если Г- > f — на втором поддиапазоЪ ср не и т.д.

Введение в устройство блока выбора синхронизирующей частоты 2 позволяет расширить диапазон умножаемых частот более чем на три порядка; произвонаибольший период входной частоты

Значение и определяется отношением выходной частоты Г„ к входной частоте.Х х

1 Х т Ь 3 ьлач, И= х к тс т (5)

Диапазон изменения (1) 0 выходной частоты f равен

НК1 haX:

13=

Нк т и (6)

Преобразует величину N x c учетом выражений для ГТХЗмоп Т, и в виде (5) и О в виде (6) следующим обР3 3Ohl:

М

И1

Мах H к1 YTEjn

Нх»о %у,lm„n Ру7 „Bv7maa (7)

Приравняв выражения (4) и (7), получим формулу для определения диапазона умножаемых частот

2 у1,.„„

% o) .При f =fä получают 0 диапазон умножаемых частот на постоянной максимальной частоте генератора 1 эталонной частоты: гРГЬ 1 о (9) дить умножение низких и инфранизких частот; использовать в устройстве регистр и счетчик с малым числом разрядов.

Реализация предлагаемого цифрового умножителя частоты при одноразо- . вом использовании дает экономический эффект, выражаемый формулой:

Э „ = (1-К) С + 0,1

Принимая коэффициент эффективности K=0,15, учитывая стоимость известного устройства =1000 руб. получаем

Эф=(1-0,15)1000+0,1.1000=850+100=

= 950 руб.

Технико-экономическое обоснование следующее.

Число разрядов двоичного счетчика

6, регистра 7 и кодоуправляемого счетчика 8 связано с максимальным кодом числа И следующей зависимостью: (м где из формулы (2 У

ГТХ 3 С Х „

МаХ И

lTx) vn x

898 о а -, 10

6. 10

2,5,10

Гц

Поддиапазоны

Гц х псих Гц

15,6

62,5

250

1 0,25...

3,9

3,9

62,5

15,6

1000

250 о и 6Я У -

2,4. 10

1,5. 10

Поддиапазоны (fgJ и, Гц

L 5 ax, 0,0035

0,23

0,23

1000

Из формулы (8 ) следует, что для расширения диапазона умножаемых частот необходимо увеличивать число разрядов Р счетчиков 6 и 8 и регистра 7, либо умненьшать частоту f, которая связана с f@ следующей зависимостью уп =1, Q., 3,, К, (1 О)

I где m - номер поддиапазона блока выбора синхронизирующей час- tO тоты 2.

Подставив выражение (10) в формулу (8), получают значения поддиапазонов умножаемых частот в соответствии с номером, при m=K определяют общий 15 диапазон Р мсек о

D

Преимущество предлагаемого цифрового умножителя частоты в сравнении с известными заключается в следующем.

Пусть число разрядов счетчиков и регистра равно Р1 =12 и Р =- 16,При этом емкости счетчиков 6 и 8 и регистра 7 составляют соответственно 4096 и

t5

65 536 импульсов, частота генератора

1 эталонной частоты Г =10 . МаксиО мальная частота входного сигнала

Е fg)> =1000 Гц, а максимальная частота выходного сигнала Pf ) С1 =10 кГц, 5в тогда коэффициент преобразования делителя 5 равен п=10. Зададимся погрешностью умножения устройства d Ã=

=0,13, которая определяется по формуле: 100 И То

/о (1 2) 35

Ту, С помощью формулы (9) определяют

0 для Р =17 (0 =4) и Рд =16 (0„=655) и по формуле (10) частоты

1о о е„= Д -" " В 656г l

m-1 j л-1 2

430 10

Согласно заданным значениям Р,сР в таблице приведены изменения частот эталонного генератора 1 и входного сигнала для каждого подди" апазона m. Согласно результатам, приведенным s таблице, применение в устройстве блока выбора синхронизирующей частоты, например, с шестью поддиапазонами, счетчиков 6 и 8 и регистра 7 с числом разрядов, равным Р1 =12 позволяет расширить диа" пазон умножаемых частот от 4 до 4.10 (f„) „„=0,25 и (,,сд;-1000 Гц) при изменении частоты f>, от 10 до

10 Гц.

В свою очередь, применение счетчиков 6 и 8, регистра 7 с числом разрядов Р 16 и блока 2, имеющего, например три поддиапазона, позволяет расширить диапазон умножаемых частот от 65,5 до 3-10 Я 3 -0 0035 Гц

ffg) =1000 Гц при изменении частоты f< от 2,4.10 до 1О" Гц. При прочих равных условиях в известных устройствах, в которых число разрядов счетчиков и регистра или частота эталонного генератора не изменяются в процессе работы, диапазон умножаемых частот изменяется в 4 раза для

P — — 12 и в 65,5 раза для Р =16. Для умножения входного сигнала с частотой (< 0,0035 Гц эти устройства должны иметь счетчики и регистр с числом разрядов более тридцати.Все это усложняет устройство и повышает

его стоимость, тогда как ожидаемый экономический эффект при одноразовом использовании предлагаемого цифрового умножителя частоты составляет

950 руб.

Ц (5 6...

1,5. 10 4.104 10...

11

Формула изобретения

8984

Цифровой умножитель частоты, содержащий генератор эталонной частоты и блок умножения частоты, информацион-5 ный вход которого соединен со входом частоты умножителя, управляющие входы которого соединены со входами задания коэффициента преобразования устройства, а выход подключен к выходу умножителя, отличающийся тем, что, с целью расширения диапазона умножаемых частот, он содержит блок выбора синхронизирующей частоты, содержащий многовходовой элемент И-НЕ и несколько каналов преобразования эталонной частоты, каждый из которых содержит элемент исключающее ИЛИ, частртный дискриминатор, вход которого подключен к выходу умножителя частоты, а выход частотного дискриминатора i-ого канала подключен к первому входу соответствующего элемента исключающее ИЛИ, второй вход элемента исключающее ИЛИ каждого канала соединен с выходом частотного дискри" минатора предыдущего канала, выход

30 12 каждого элемента исключающее ИЛИ подключен к первому входу соответствующего элемента И-НЕ, каждый канал кроме последнего содержит счетчик, причем выход счетчика i-ого канала соединен со входом счетчика (i-1)-ого канала и со вторым входом элемента

И-НЕ, первый вход, элемента И-НЕ последнего канала соединен со входом счетчика предпоследнего канала и с выходом генератора эталонной частоты, выходы элементов И-НЕ каждого канала подключены ко входам многовходового элемента И-НЕ, выход которого является выходом блока выбора синхронизирующей частоты и соединен со входом синхронизации блока умножения частоты.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР и 674100, кл. H 03 K 19/03, 1977.

2. Авторское свидетельство СССР и 498624, кл. С 06 G 7/16, 1974.

3. Авторское свидетельство СССР

N 634277, кл. G 06 F 7/52 1977 (прототип).

Составитель Н. Захаревич

Редактор Л,Недолуженко Техред 3. Фанта Корректор C. Шекмар

Заказ 11951/66 Тираж 731 Подписное

ВНИИПИ Государственного комитета ССЦР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4