Устройство для сдвига информации

Иллюстрации

Устройство для сдвига информации (патент 898505)
Устройство для сдвига информации (патент 898505)
Устройство для сдвига информации (патент 898505)
Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскии

Социалистическими

Республнн ()898505 (61) Дополнительное к ввт. свнд-ву (22)Заявлено 25,04.80 (21)2917646/18 24 (51) N. Кл.

G ll С 19/00

ВЬеударстааииый кемитет

СССР

40 делам изабретеиий и атирмтий (23) Приоритет

Опубликовано 15.01.82, Бюллетень ¹ 2

Дата опубликования описания 18,01.82 (53) УДК 681. .327.66 (088.8) Ю.. И. Попашенко (72) Автор изобретения (7l ) Заявитель (54 ) УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ с присоединением заявки №

Изобретение относится к вычислительной технике и может быть использовано в формирователях команд вычислительных систем, селекторах импульсов и других подобных схемах импульсной и вычислительной техники .. 5

Известно устройство для сдвига информации, базирующееся на схемах регистров сдвига. Требуемое число разрядов регистра сдвига определяется при постоянной частоте следования тактовых имто пульсов требуемым временем задержки Щ, Недостатком устройства является большие аппаратурные затраты в случае необходимости; получения задержки на бо1$ лысое число периодов тактовой частоты.

Уменьшение объема аппаратуры может быть получено построением устройст ва сдвига информации на базе счетчика.

Наиболее близким к предлагаемому по

20 технической сущности является устройство для сдвига информации, которое состоит из ряда последовательно соединенных по информативным входам и выходам разрядов, каждый из которых содержит последовательно соединенные ячейку памяти, элемент И и счетчик, выход которого соединен со входом сброса ячейки памяти данного разряда и, информапионным; входом (входом взвода ячейки памяти) следующего разряда, вторые входы элементов И всех разрядов соединены с выходом генератора тактовых импульсов.

При поступлении на информационный вход разряда задерживаемого импульса ячейка памяти переходит в сос гояние, при котором с выхода ячейки памяти на вход элемента И поступает разрешающий потенциал. При этом импульсы тактовой частоты от генератора проходят через элемент И на вход счетчика, работаютцего в обычном счетном режиме. После отсчета бЩанного числа импульсов, равного емкости счетчика сигнал отсчета заданного числа, поступающий с выхода счетчика на второй вход ячейки памяти, сбрасывает ячейку памяти в состояние, запрещающее прохождение тактовых импульсов через

898505 элемент И,и одновременно открывает ячейку памяти следующего разряда. Йанный разряд начинает работать, повторяя описанную для предыдущего разряда последовательность операций. Полное время сдвига ин- $ формации в известном устройстве равно сумме времен сдвига всех разрядов,а вре.мя сдвига разряда равно произведению периода повторения тактовых импульсов на емкость счетчика разряда (2).

Недостатком известного устройства является потеря информации о длительности входного импульса, происходящая по той причине, что ячейка памяти запускается фронтом входного импульса раз ряда и не реагирует на его длительность

Uem изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в устройство для сдвига информации, 0 содержащее генератор тактовых импульсов, ячейки памяти, каждая из которых состоит из запоминающего .элемента, элемента И и счетчика, выход которого соединен с первым входом запоминающего элемента, выход запоминающего элемента подКлючен к первому входу элемента

И, выход которого соединен со входом . счетчика, второй вход элемента И соединен с выходом генератора тактовых $0 импульсов, введены реверсивный счетчик, дешифратор, RS -rpmrrep и элемент НЕ, вход которого соединен с первым входом устройства и со входом реверсивного счетчика, второй вход реверсивного счет 3$ чика подключен к выходу генератора тактовых импульсов, выход реверсивного счетчика соединен со входом дешифратора, выход которого соединен с первым входом VS-триггера, второй вход PSтриггера подключен к выходу счетчика первой ячейки памяти, третьи входы реверсивного счетчика и Рб-триггера соединены со входом последующей ячейки памяти. 4$

На чертеже представлена функциональная схема предложенного устройства.

Схема содержит генератор 1 тактовых импульсов, реверсивный счетчик 2, ячейки 3 памяти (на чертеже показана $0 только первая ячейка памяти, состоящая из запоминающего элемента ., 4, элемента И 5 и счетчика 6), Rf-триггер

7, дешифратор 8 и элемент НЕ 9

Устройство работает следующим об- $$ разом.

Поступающий на вход (вход) первой ячейки 3 положительный импульс разрешает прямой счет импульсов тактовой частоты генератора l. счетчику 2 и, пройдя элемент HE 9, переводит элемент 4 в состояние, при котором разрешается прохождение импульсов тактовой частоты от генератора 1 на счетный вход счетчика 6 через элемент И

5. Счетчик 2 считает в прямом направлении только и пределах длительности входного импульса. С окончанием входного импульса разрешающий потенциал со входа управления (вх2) прямым счетом снимается и счетчик 2 затормаживается. После отсчета заданного числа импульсов счетчиков 6 его выходной сигнал переводит элемент 4 в состояние,запрещающее прохождение импульсов тактовой частоты генаратора I через элемент И 5, и одновременно устанавливает

RS-триггер в состояние логической единицы. При этом с выхода триггера на вход управления обратным счетом реверсивного счетчика 2 подается разрешающий потенциал. Реверсивный счетчик 2 отсчитывает в обратном направлении число импульсов записанное в него при воздействии входного импульса разрядов в начале рабочего цикла. Нулевое состояние реверсивного счетчика 2 регистрируется дешифратором 8, выходной сигнал которого сбрасывает R9-триггер 7 в состояние логического нуля, Ячейка 3 памяти приходит к исходное состояние и готово к приему следующего входного импульса. Импульс положительной полярности поступает с выхода Р3-триггера 7 на вход следующей ячейки памяти, разрешая в ней прямой счет реверсивиому счетчику 2 и переводя элемент 4 в состояние, разрешающее прохождение импульсов генератора 1 на счетный вход счетчика 6. Описанный рабочий. цикл первой ячейки памяти повторяется во второй и последующих ячейках памяти устройст, ва.

Поскольку Р9-триггер 7 остается в единичном состоянии в течение интервала времени обратного счета, записанного в реверсивный счетчик 2 числа импульсов, длительность выходного импульса ячейки

3 памяти, с точностью до периода повторения тактовых импульсов равна длительности входного импульса. Причем при последовательном соединении нескольких ячеек памяти не происходит накопления ошибки в воспроизведении длительности входного импульса на выходе, так как выходной импульс первой ячейки памяти

8985

5 жестко привязан фронтом к фронту тактового импульса, а его длительность равна целому числу периодов повторения тактовых импульсов. Если задерживаемый импульс по длительности равен целому числу периодов повторения тактовых импульсов и сфазирован относительно фронта тактового импульса (что почти всегда имеет место в практических устройствах), импульс воспроизодится на выходе устройства без искажения длительности Аналогичные условия необходимо выполнить и для неискаженной передачи импульса через регистр сдвига.

Преимушества предложенного устройства определяются объединением в нем положительных характеристик как известного устройства (сокращение объема аппаратуры при заданном времени задержки), так и устройств задержки на регистрах сдвига (сохранение информации о длительности задерживаемого сигнала). Благодаря этому предложенное устройство может быть использовано в блоках цифровой задержки импуль сов вместо регистров сдвига;при этом достигается сокращение объема аппаратуры при сохранении заданного времени задержки, т.е. устройство имеет по сравнению с известным устройством более широкую область применения.

Формула изобре тения

Устройство для сдвига информации, содержащее генератор тактовых импульсов, 05 4 ячейки памяти, каждая из которых состоит из запоминающего.элемента, элемента И и счетчика, выход которого соединен с первым входом запоминакяцего элемента, выход запоминакяцего элемента подключен к первому входу элемента

И, выход которого соединен со входом счетчика, второй вход элемента И соединен с выходом генератора тактовых импульсов, отличающееся тем, что, с целью повышения надежности устройства, в него введены реверсивный счетчик, дешифратор, RS-триггер и элемент НЕ, вход которого соединен с первым входом устройства и со входом реверсивного счетчика, второй вход реверсивного счетчика подключен к выходу ге-. нератора тактовых импульсов, выход реверсивного счетчика соединен со входом дешифратора, выход которого соединен с первым входом RS-триггера, второй вход

RS-триггера подключен к выходу счетчика первой ячейки памяти, третьи входы реверсивного счетчика и Р3-триггера соединены со входом оследукипей ячейки памяти.

Источники ив ормации, принятые во внимание при экспертизе

4.. Авторское свидетельство СССР

% 586499, .кл. G 11 С 19/00, l977

2. Авторское свидетельство СССР

% 423176, кл. G 11 С 19/00, 1974 (прототип) .

ВНИИПИ Зака

Тираж 623 Поцп

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4