Устройство для управления дуплексной системой

Иллюстрации

Устройство для управления дуплексной системой (патент 900278)
Устройство для управления дуплексной системой (патент 900278)
Устройство для управления дуплексной системой (патент 900278)
Устройство для управления дуплексной системой (патент 900278)
Показать все

Реферат

 

ОП ИСАЙКЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски«

Социалистически«

Реслублик (ii)900278 (61) Дололнительное к авт. свиа-ву— (22)Заявлено 09.04.80 (2!) 2907398/18-24 с присоединением заявки М— (23) Приоритет (5I)М. Кл.

С 06 F 3/04

Гееударсти««ыб как«тет

CCCP ао ае«ак «зоерете«к«

«вт«рыт«й

Опубликовано 23. 01.82. Бюллетень Рй 3 (53) УЛ,К 681.3 (088.8) Дата опубликования описания 2$.01.82

:*В. А. Титов, В. Л. Гайдуков, Е. В. Кислинский и В. M. Крикунов (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВЗ ДЛЯ УПРАВЛЕНИЯ ДУПЛЕКСНОЙ

СИСТЕМОЙ

Изобретение относится к вычислительной технике и может быть использовано при разработке высоконадежных адаптивных вычислительных систем с повышенными требованиями к живучести системы и к достоверности получаемых результатов.

Известно устройство сопряжения в вычислительной системе, содержащей две подсистемы, причем одна из них работает в режиме с разделением времени,а другая (резервная) -. в режиме пакетной обработки. В процессе работы такой системы для каждого пользователя осуществляется приоритетное резервирование устройств связи основной подсистемы с дублирующей Е13 .

Однако эта вычислительная система не обеспечивает в случае сбоя, повторения только сбившейся команды. В ней для ликвидации последствий сбоев необходимо повторить выполнение всей программы или ее части от некоторой контрольной точки, правильность выполнения которой гарантируется.

Известно также устройство сопряжения в вычислительной системе, состоящей из двух вычислительных машин, ведущих одновременную обработку данных. В системе осуществляется проверка совпадения сигналов на выходных шинах обеих вычислительных машин(2) .

Недостатком этой системы являетто ся то, что ее вычислительные машины. не могут функционировать в автономном режиме по реализации различных программ.

Из известных ;стройств наиболее

1$ близким по технической сущности к изобретение является устройство для управления вычислительной системы, содержащее две идентичные вычисли20 тельные машины, каждая из которых содержит блок управления, блок обработки прерываний, блок регистров об" щего назначения, первый и вторые вентильные группы, обеспечивающие

3 90 запись информации в олок дополнитель ных регистров из блока основных регистров и наоборот по сигналам с выхода схемы сравнения результатов.

Известная вычислительная система позволяет зафиксировать факт несовпадения результатов выполнения команды вычислительными машинами системы и повторить только ту команду, при выполнении которой произошел сбой.

При достижении определенного числа сбоев в вычислительной системе фиксируется отказ, который далее локализуется диагностирующими программами (3).

Однако известная вычислительная система не может функционировать в режиме повышенной производительности, в котором каждая машина решает отдельную программу, что бывает край. не необходимым при функционировании системы.

Цель изобретения - повышение производительности и надежности за счет обеспечения возможности функционирования в режиме повышенной производительности, при котором каждая вычислительная машина решает отдельную программу.

Поставленная цель достигается тем, что в устройство для управления дуплекчной системой, содержащее счетчик сбоев, схему сравнения, два блока элементов И, первь1е входы которых соединены с соответствующими выходами контроля вычислительных ма-. шин, вторые входы первого и второго блоков элементов И соединены с соответствующими выходами разрешения вычислительных машин, выходы первого и второго блоков элементов И соединены соответственно с первым и вторым входами схемы сравнения, выход счетчика сбоев подключен ко входам количества сбоев вычислительных машин, дополнительно введены оперативная память, дешифратор, шесть блоков элементов И, два блока элементов

ИЛИ, два элемента И-НЕ, элементы И и ИЛИ, триггер режима работы, вход которого является входом задания режима устройства, прямой и инверс" ный выходы триггера режима работы соединены соответственно с первыми входами элемента И и элемента ИЛИ, выход которого соединен с выходом результата контроля устройства, первый и второй выходы схемы сравнения соединены со вторыми входами соот0278 ветственно элемента ИЛИ и элемента

И, выход которого соединен со входом счетчика сбоев и с выходом прерывания устройства, первый и второй адресные входы устройства соединены сбответственно через третий и четвертый блоки элементов И с первым и вторым входами первого блока элементов ИЛИ соответственно, выход ко IO торого соединен с адресным входом оперативной памяти, информационный выход которой через пятый и шестой блоки элементов И соединен соответственно с информационными входами

15 вычислительных машин, первый и второй информационные входы устройства соединены соответственно через седьмой и восьмой блоки элементов И с первым и вторым входами второго о блока элементов ИЛИ, выход которого соединен с информационным входом опе ративной памяти, первый вход запроса устройства соединен с первыми входами дешифратора и первого элед мента И-НЕ, выход которого соединен с первым управляющим входом пятого блока элементов И, второй управляющий вход которого является первым входом записи устройства, второй зв вход запроса устройства соединен со вторым входом дешифратора и с первым входом второго элемента И-НЕ, выход которого соединен с первым управляющим входом шестого блока элементов

И, второй управляющий вход которого является вторым входом записи устройства, первый выход дешифратора соединен с управляющим входом третьего блока элементов И, со вторым входом второго элемента И-НЕ и с первым управляющим входом седьмого блока элементов И, второй управляющий вход которого является первым входом считывания устройства, второй выход дешифратора соединен с управляющим Вхо дом четвертого блока элементов И, со вторым входом первого элемента И-НЕ и с первым управляющим входом восьмого блока элементов И, ynpaeëÿþùèé

50 вход которого является вторым входом считывания устройства.

В зависимости от состояния триггера режима работы реализуется режим повышенной надежности, при котором обе машины системы решают одну

55 и ту же программу, а результаты выполнения каждой команды сравниваются, или режим повышенной производительности, при котором каждая маши5 900278 6 на системы функционирует автономно дежности триггер режима работь 14 и реализует различные и о р программы ° находится в единичном состоянии, поэНа чертеже представлена блок-схе- тому на управляемом входе элемента ма системы. И 15 будет находиться высокий потенСистема содержит идентичные вы- 5 циал, а на управляемом входе элеменчислительные машины и 1, пред- та ИЛИ 16 - низкий. ставленные блоками управления 2 и

2, блоками об аботки и е

Д 1 р прерываний 3 Сигнал сравнения результатов в и 3z „ 41 схеме 13 подается через элемент 16. и, регистрами адреса обращения 5, 20 на входы вентильных групп 11. и 11 и 5, тригге ами наличия р р л ия запроса 6 тем самым обеспечивается перезапись групп ;, и содержимого основных регист ов 4 (4 ) и 7 и триггерами записи-считывания через блоки 11„ (11 ) в блоки допол и 8 . Кроме того, вычислительная нительных регистров 9<(9z). Сигнал система содержит блоки дополнитель- <5 ?????????????????????? ?????????????????????? ?? ?????????? 13 ?????? ?????????????????? 9„ ?? 9z, ???????? ????????????- ???????????????? ?????????? ?????????????? ?? 15 ?????????? ?????????????????? ???????????????????? 3„ 3> обеих сравнения 23, триггер режима работы машин. Ilo этому сигналу блоки уг;рав-!

4. элемент И 15 э ления 21 и 2 обеспечивают повторе1 четвертые вентиль-блоки элементов 20 ние команды, при которой произошло

И17и1721и21 несравнение результатов. Это происблоки элементов ИЛИ 18 и 22, дешиф- ходит следующим образом. Так как ратор 19, элементы И-НЕ 20, и 20 сигнал сравнения с выхода схемы 13 общую one ативн ю память у р у память 24, счетчик отсутствует, то содержимое регистров сбоев 25 и выхо 26.

5 д 6. блоков 9„ и 9 сохраняется прежним, Особенностью вычислительных машин поэтому после подачи управляющего

1 и 1 системы является то, что они сигнала блоками управления 3» и 3 на содержат блоки регистров общего наз- соответствующие блоки 10„ и 10 обесаоес начения 4, и 4, которые обеспечи- печивается перезапись содержимого вают вместе с другими блоками вычис- 50 блоков 9 и 9 в блоки 4 4

4 2. и и г лительной машины выполнение основных при этом к счетчику сбоев 25 прикоманд, характерных для современ.ых бавляется единица. Такая перезапись

ЭВМ

ЭВ . Это команды типа регистр-регистр, обеспечивает воэможность повторения регистр-память. При выполнении этих команды, при которой произошел сбой. команд первый операнд находится на 35 После повторения сбившейся команды первом регистре блока 4, на этом же может произойти или не произойти регистре остается и результат выпол- сравнение результатов в схеме 13, нения команды. Переполнение счетчика сбоев классиВычислительная система может функ- фицируется в системе как отказ в одционировать в двух режимах: режиме 40 ной из вычислительных машин. повышенной надежности, при котором обе вычислительные машины решают В режим повышенной проиэводительодну и ту же программу, а результаты ности система переходит при переводе выполнения команды сравниваются и в триггера 14 в нулевое состояние, при режиме повышенной производительности,45 этом запрещается прерывание работы при котором каждая машина выполняет вычислительных машин по сигналам не-, отдельную программу, в результате сравнения в схеме 13 и обеспечиваетчего суммарная производительность вы- ся автономная работа вычислительных числительной системы увеличивается машин,так как на управляемых входах вдвое. блоков 11„ и 12 будет постоянный

zВ режиме повышенной надежности си- высокий потенциал, поступающий с стема функционирует следующим обра- нулевого выхода триггера 13 через зом. элемент ИЛИ 16. Предлагаемая систеПосле выполнения каждой команды ма обеспечивает равноправный доступ результат с одного из регистров бло- к общей оперативной памяти (Oon) со

55 ка 4, (4 ), в котором записан резуль- стороны каждой машины и невозможность тат и содержимое счетчика команд по- обращения одной из машин s локальную дается через блоки 12< (12 )на схему память другой. Это происходит следуюсравнения 13. В режиме повышенной на" щим образом.

7 9002

При необходимости обращения к ООП в вычислительной машине 1„(1 )на регистре 5„ (5 )появляется код адреса обращения к ООП, а триггер 6 (6 ) наличия запроса перебрасывается в единичное состояние. Высокий потенциал с единичного выхода триггера

6 (6д )поступает на вход дешифратора 19, который обеспечивает только на одном из двух выходов появление 1р высокого потенциала, что в свою очередь обеспечивает подачу кода адреса обращения с регистра 5< (5 ) через блок 17 (171)и блок 18 íà первый вход ООП 24. С появлением кода адреса обращения на первом входе ООП начинается цикл работы ООП, при этом высокий потенциал с единичного выхода триггера 8„ (Bz)при считывании информации поступает на первые входы блока 23<(23z), на второй вход которого подается низкий потенциал, а с другого выхода дешифратора 19через элемент И-НЕ 201(20 ), причем на другой вход элемента 20 (20 )поступает также низкий потенциал с нулевого выхода триггера 6 (6 )вычисли" тельной машины 1„ (1 ), посылающей запрос к ООП. Считанная информация поступает на информационный регистр

7„(7 ) соответствуницей вычислительной мавины через блок 23„(23 ).

При записи информации машиной 1„ (l ) в ООП содержимое информационного регистра 7„(7 ) поступает через блок 21„(21z) и блок 22 на второй вход зз

ООП. При этом на первый управляемый вход блока 2 11 (2 1z ) подается . высокий потенциал с нулевого выхода триггера 8„ (8 ), нулевое состояние котоао рого соответствует процедуре записи в ODll, а на второй управляемый вход подается высокий потенциал с соответствующего выхода дешифратора 13.

После окончания обращения к ООП, 4$ содержания регистров 5„(5 ), 71 (7 ) и триггеров 6 (6 }, 8 (3 ) .

КонФликтная ситуация, воэникаюшая при одновременном появлении на входе дешифратора 13 кода ll, разрешается тем, что в этом случае на выходе дешифратора возбуждается только один выход, например первый, а передача информации из ООП 24 в другую машину и обращено блокируется низким потенциалом с другого выхода дешифратора на вход блока 21 и высоким потенциалом с первого выхода дешифратора через элемент И-НЕ 20 .

78

Таким оораэом, вычислительная система может функционировать в режиме повышенной надежности и режиме повышенной производительности. формула изобретения

Устройство для управления дуплексной системой, содержащее счетчик сбоев, схему сравнения, два блока элементов И, первые входы которых соединены с соответствующими выходвми контроля вычислительных машин, вторые входы первого и второго блоков элементов И соединены с соответствующими выходами разрешения вычислительных машин, выходы первого и вто рого блоков элементов И соединены соответственно с первым и вторым входами схемы сравнения, выход счетчика сбоев подключен ко входам количества сбоев вычислительных машин, о т л. ич а ю щ е е с я тем, что, с целью повышения производительности и надежности, в устройство введены оперативная память, дешифратор, шесть блоков элементов И, два блока элементов ИЛИ, два элемента И-НЕ, элементы И и ИЛИ, триггер режима работы, вход которого является входом задания режима устройства, прямой и инверсный выходы триггера режима работы соединены соответственно с первыми входами элемента И и элемента

ИЛИ, выход которого соединен с выходом результата контроля устройства, первый и второй выходы схемы сравнения соединены со вторыми входами соответственно элемента ИЛИ и элемента И, выход которого соединен со входом счетчика сбоев и с выходом прерывания устройства, первый и второй адресные входы устройства соединены соответственно через третий и четвертый блоки элементов И с первым и вторым входами первого блока элементов ИЛИ соответственно, выход которого соединен с адресным входом оперативной памяти, информационный выход которой через пятый и шестой блоки элементов И соединен соответственно с информаицонными входами вычислительных машин, первый и второй и информационные входы устройства соединены соответственно через седьмой и восьмой блоки элементов И с первым и вторым входами второго блока элементов ИЛИ, выход которого

0278

ВНИИПИ Заказ 12183/66 Тираж 731 Подписное филиал ППП "Патент", г. Ужгород, ул. Проектная,4 соединен с информационным входом операвтиной памяти, первый вход запроса устройства соединен с первыми.входами дешифратора и первого элемента

И-НЕ, выход которого соединен с первым управляющим входом пятого блока элементов И, второй управляющий вход которого является первым входом записи устройства, второй вход запроса устройства соединен со вторым входом дешифратора и с первым входом второго элемента И-НЕ, выход которого соединен с первым управляющим входом шестого блока элементов И, второй управляющий вход которого является вторым входом записи устройства, первый выход дешифратора соединен с управляющим входом третьего блока элементов И, со вторым входом второго элемента И- НЕ и с первым управляющим входом седьмого блока элементов И, 10 второй управляющий вход которого является первым входом считывания устройства, второй выход деиифраторв сое. динен с управляющим входом четверто" го блока элементов И, со вторым входом первого элемента И-НЕ и с первым управляющим входом восьмого блока элементов И, управляющий вход которого .является вторым входом считываi0 нир устройства.

Источники информации, принятые во внимание при экспертизе

is 1. Патент Японии Р 50-40501, кл. 97/7, 1975.

2. Патент Японии и 50-28309, кл. 97/7, 1975.

3. Авторское свидетельство СССР гв по заявке М 2519012/18-24, кл. 6 06 F 15/16, 39.08.77 (прототип),