Полупостоянное запоминающее устройство

Полупостоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Союз Советсиик

Социалистические

Республик

Оr1HСАНИЕ 90031

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свмд-ву (22)Заявлено 03.03.80 (21) 2884103/18-24 с присоелннемиекк заявки М (23) Приоритет

Ояубляковано 23.01.82. Бюллетень М 3 (S I ) IN. В4ю.

G 1l С 7/00

Гооударстееииый комитет

СССР оо делен иеобретеиий и открытий (53) УДК 681 .327.66 (088.8) Дата онублнковання описания 25.01.82

В.И. Косов, И.И. Косов, В.Г. Губа и А.И. Савельев (72) Авторы изобретения

Московский ордена Трудового Красного Знамени текстильный,: институт (71) Заявитель (54) ПОЛУПОСТОЯННОЕ. ЗАПОМИНАЮЩЕЕ УСТРОИСТВО

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и устройствах автоматики.

Известны полупостоянные запоминающие устройства (ППЗУ) с электрической сменой информации и со считыванием без ее разрушения.

Такое устройство содержит куб, соединенный с разрядными формирова"

19 телями и формиоователями Х и У, управляемыми дешифраторами, усилители считывания, на которые подаются сиг" налы с куба, синхрониэирующее устройство, управляющее работой всех входящих в ППЗУ блоков и обеспечивающее временные соотношения сигналов управления. Запись информации в таких устройствах производится гораздо медленнее, чем в оперативных ЗУ, а считывание — быстрее или такое же.

Запись информации осуществляется путем совпадения постоянного (от формирователей разрядных токов) и эна2 копеременного (от формирователей линейного тока Х и У) полей. Считывание информации происходит беэ разрушения информации с использованием. обратимого процесса перемагничивания без значительного потребления мощности tll.

Однако неисправности в логических цепях управления формирователями разрядных и линейных токов могут привести к неправильной или неполной записи информации, что недопустимо в высоконадежных устройствах памяти современных ЦВИ.

В режиме записи информации отсутствие срабатывания одного и того же формирователя линейных токов в какойто момент может привести к недозаписи состояния "1" или "0" и к искаженному считыванию информации в последующем.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее числовой блок (накопитель), соединенный с формиоп3 90031 вателями положительных и отрицательных линейных токов и дешифраторами, формирователи разрядных токов, подключенные к накопителю, триггеры записи и считывания, входящие в состав местного устройства управления, содержащего также формирователь импульсов запуска, а также числовой регистр, усилители считывания, входные и выходные инверторы. В режиме записи при 16 поступлении сигналов "Запуск", "Установка "О", кодов адреса и числа с помощью дешифраторов выбирается нужная пара формирователей линейных токов Х и У, по выбранной числовой линейке накопителя протекает серия двуполярных адресных токов, а по разрядным шинам - информационные токи записи "1" или "0". При этом происходит запись информации в число- 20 вую линейку по выбранному адресу.

При считывании информации в выбранной числовой линейке формируется однополярный ток опроса, на разрядных шинах записи-считывания появляются 2З выходные сигналы "1" и "0", которые усиливаются усилителями воспроизведения ГЛ. однако наличие помех в цепях управления или неисправности в цепях 30 управления токов записи могут привести. к искажению записываемой информации или к ее недозаписи из-за отсутствия одного или. нескольких положительных или отрицательных импульсов 3g тока записи и неравного их количества. Все это приводит к ненадежной работе полупостоянных запоминающих устройств и искажению в них информации при ее смене. фв

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в полупостоянное запоминающее устройство, содержащее триггер записи, первый вход которого подключен к кодовой шине "Установка 0", а первый выход - к первому входу формирователя импульсов запуска, выход которого подключен к входам дешифратора, формирователи тока записи и блок разрядных формирователей, выходи которых соединены с соответствующими вхо" дами накопителя, введены дифференцирующие элементы, формирователи импульсов, триггеры запуска, счетчики импульсов, блок задержки, блок сравнения, элементы ИЛИ, элементы И, причем входы первого элемента И подключены соответственно к кодовой шине

"Запуск" и к первому выходу первого формиров геля импульсов, второй выход которого соединен с первыми входами второго и третьего элементов И, третий выход - с первым входом первого элемента ИЛИ, а первый и второй входы первого формирователя импульсов соединены соответственно с выходом блока сравнения и выходом блока задержки, вход которого подключен к первому входу формирователя импульсов запуска, второй вход которого подключен к выходу первого элемента и второму входу триггера записи, второй выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу блока разрядных формирователей, вторые входы второго и третьего элементов И подключены соответственно к выходам первого и второго триггеров запуска, первые входы которых подключены к первому входу триггера записи, вторые входы триггеров запуска и входы счетчиков импульсов подключены к выходам второго,и третьего формирователей импульсов, входы которых соединены с выходами соответственно перваго и второго дифференцирующих элементов, входы которых соединены с выходами соответственно первого и второго формирователей токов записи и соответствующими входами накопителя, выходы первого и второго формирователей токов записи подключены соответственно к выходам второго и третьего элементов ИЛИ, первые входы которых соединены с выходами второго и третьего элементов И, вторые входы второго и третьего элементов ИЛИ соединены с выходами дешифратора, выходы счетчиков импульсов подключены к входам блока сравнения.

На чертеже представлена схема полупостоянного запоминающего устройства.

Полупостоянное запоминающее устройство содержит триггер 1 записи, формирователь 2 импульсов запуска, дешифратор 3, формирователи 4, 5 токов записи (положительной и отрицательной полярности), накопитель 6, блок 7 разрядных формирователей, первый и второй дифференцирующие элементы 8 и 9, первый и второй формирователи импульсов 10 и 11, первый

314

Таким образом, в режиме записи информации любое пропадание одного иэ импульсов в пачке из-за помех, ложных срабатываний или каких-либо других причин фиксируется в предлагаемом полупостоянном запоминающем устэойстве и вызывает срабатывание треть5 900 и второй счетчики импульсов 12 и 13, триггеры 14, 15 запуска, блок 16 сравнения, третий формирователь 17 импульсов, блок 18 задержки, первый элемент 19 И, второй элемент 20 И, третий элемент 21 И, первый элемент

22 ИЛИ, второй элемент 23 ИЛИ, третий элемент 24 ИЛИ.

В режиме считывания работа предложенного полупостоянного запоминающего устройства ничем не отличается от работы известного. По сигналу "Запуск" срабатывает по выбранному адресу один из формирователей токов записи, на выходных разрядных шинах считывания-записи появляются сигналы "l" и "0", которые усиливаются, формируются усилителями воспроизведения и передаются в другие устройства 11ВМ. го

В режиме записи новой информации работа предложенного полупостоянного запоминающего устройства существенно отличается от работы известного. Работа начинается с поступления иэ дру- гих устройств ЦВИ на кодовую шину сигнала "Установка 0", который подготавливает к работе все блоки полупостоянного запоминающего устройства, устанавливая.их s исходное состояние, 30 при этом триггер 1 записи и триггеры 14, 15 устанавливаются в "0". После этого из внешних устройств поступает на кодовую шину сигнал "Запуск", который через первый элемент 19 И при отсутствии запрещающего сигнала с формирователя 17 устанавливает в "1" триггер 1 записи, а также запускает формирователь 2. Этот блок по сигналу

"Запуск" вырабатывает пачку запускаю о щих импульсов, длина которых опреде" ляется триггером 1 записи. Пачка запускающих импульсов поступает на дешифратор 3, в котором определяются адреса выбранных формирователей 4, 5 токов записи положительной и отрицательной полярности, возбуждаемых по очереди через первый и втооой элементы 22 и 23 ИЛИ. В результате по выбранной адоесной шине накопителя 6 протекает ток записи, состоящий из двуполярных (положительных и отрицательных) импульсов. Одновременно от тоиггера 1 записи через третий элемент 24 ИЛИ возбуждаются разрядные формирователи 7, которые создают в разрядных шинах записи-считывания накопителя 6 длинные импульсы раэрядного тока, охватывающие всю пачку импульсов тока записи. Протекание токов записи положительной и отрицательной поляоности Фиксирчется первым и втооым дифференцирующими элементами 8 и 9, сигналы с которых поеобразуются вторым и третьим Формирователями 11 и 17 и поступают на входы первого и второго счетчиков 12 и 13 и триггеры 14 и 15 запуска. Количество протекающих импульсов тока положительной и отрицательной полярности подсчитывается первым и вторым счетчиком 12 и 13 и сравнивается на блоке 16 сравнения. В случае неодинакового количества поступивших импчльСов (причем сравнение мо ет вестись и после поступления каждой пары импульсов) в блоке 16 сравнения на блок

10 подается сигнал управления. По этому сигналу и по сигналу с блока 18 задержки блок 10 вырабатывает импульс дополнительного опроса формирователя 4 и 5 тока записи положительной или отрицательной полярности.

Какой именно формирователь должен сработать определяется триггерами 14 и 15, которые выдает разрешающий потенциал на второй или третий элемент

20 или 21 И в зависимости от того, какой импульс пропущен. Запускающий дополнительный импульс опроса проходит на формирователи 4 или 5 через элемент 22 или 23 ИЛИ. При этом запуск формирователей от основной пачки импульсов задеоживается на один такт.

Для увеличения длительности импульсов разрядного тока записи в случае появления дополнительных сигналов onроса формирователь 10 фоомиоует дополнительный сигнал, который подается иа разрядные формирователи 7 через третий элемент 24 ИЛИ.

Выделение сигналов, отсутствия одного или нескольких импульсов в пачке импульсов тока опроса может быть использовано также для фиксации и срабатывания схем контроля и предупреждения о появлении помех в блоках полупостоянного запоминающего устройства.

7 900314 его формирователя импульсов, который сразу восполняет пропущенный импульс.

Все это позволяет исключить недозапись информации и ее искажение в режиме записи. %

Использование предлагаемого полупостоянного запоминающего устройства позволяет существенно повысить надежность записи информации, выгодно отличает его от известных устройств, t0 так как любая помеха, искажение или пропадание сигналов не приводят к искажению записываемой информации или к ее полной потеое. Все это значительно оасширяет сфеоы поименения полупостоянных запоминающих устройств

Формула изобретения

Полупостоянное запомийающее устройство, содержащее триггер записи, первый вход которого подключен к кодовой шине "Установка 0", а первый выход - к первому входу формирователя 2S импульсов запуска. выход которого подключен к входам дешифратора, формирователи тока записи и блок разрядных формирователей, выходы которых соединены с соответствующими вхо- 30 дами накопителя, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности устройства, в него введены дифференцирующие элементы, формирователи импульсов, триггеры запуска, Зз счетчики импульсов, блок задержки, блок сравнения. элементы ИЛИ элементы И, причем входы первого элемента И подключены соответственно к кодовой шине "Запуск" и первому выходу 40 первого Форчирователя импульсов -.вто" рой выход которого соединен с первыми входами второго и третьего элементов И, третий выход — с первым входом первого элемента ИЛИ, а первый д и второй входы первого формирователя импульсов соединены соответственно с выходом блока сравнения и выходом блока задержки, вход которого подключен к первому входу формирователя импульсов запуска, второй вход которого подключен к выходу первого элемента И и второму входу триггера записи, второй выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу блока разрядных формирователей, вторые входы второго и третьего элементов И подключены соответственно к выходам первого и второго триггеров запуска, первые входы которых подключены к первому входу триггера записи, вторые входы триггеров запояска и входы счетчиков импульсов подключены к выходам второго и третьего формирователей импульсов, входы которых соединены с выходами соответственно первого и второго дифференцирующих элементов, входы которых соединены с выходами соответственно первого и второго формирователей токов записи и соответствующими входами накопителя, выходы первого и второго формирователей токов записи подключены соответственно к выходам второго и третьего элементов ИЛИ первые входы которых соединены с выходами второго и третьего элементов И, вторые входы второго и третьего элементов ИЛИ соединены с выходами дешифратора, выходы счетчиков импульсов подключены к входам блока сравнения.

Источники информации. принятые во внимание при экспертизе

1. Петерсон И.Д. Бортовая память на элементе микробиакс со считыванием без разрушения информации. Перевод 11 2433, NPt1, 1966.

2. Иванов А.М. и др. Вопросы построения магнитно-электрических сменных блоков ППЗУ с электрической записью информации на ферритовых линейках", Тезисы докладов конф. 39-76, Тбилиси, 1976 (прототип).