Следящий аналого-цифровой преобразователь

Иллюстрации

Следящий аналого-цифровой преобразователь (патент 900437)
Следящий аналого-цифровой преобразователь (патент 900437)
Следящий аналого-цифровой преобразователь (патент 900437)
Следящий аналого-цифровой преобразователь (патент 900437)
Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

««««900437

/и=.= (61 ) Дополнительное к авт. свид-ву 9 799129 (22) Заявлено 230580 (2«) 2928778/18 21 р111М К„з

Н 03 К 13/02 с присоединением заявим №

Государственный комитет

СССР по делам изобретений н открытий (23) ПриоритетОпубликовано 2301.82. Бюллетень ¹ 3

Дата опубликования описания 2301.82 (33) УДК 681.325 (088.8) с (72) Автор изобретения

В.Э.Балтра«««евич

i :- «

Ленинградский ордена Ленина электрОтехнический институт ин. В.н.ульннсна «Иннииа) . . / (71 ) За яв итель (54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОИ

НРЕОБРАЭОВА1ЕЛЬ

Изобретение относится к аналогоцифровым преобразователям и может быть испольэовано в области связи, .вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований..

По основному авт.св. Р 799129 известен. следящий аналого-цифровой преобразователь, содержащий блок сравнения, аналоговый запоминающий блок, цифро-аналоговый преобразователь, реверсивный счетчик, первый логический блок, второй логический блок распределитель импульсов, блок у поиска поддиапазона, третий логический блок, генератор тактовых импульсов, первый, второй и третий триггеры, причем первый вход блока сравнения соединен с выходом аналогового Зацоминающего блока, вход которого соединен с источником входного сигнала;-второй вход блока сравнения соединен с выходом цифро-аналогового преобразователя, цифровые входы которого соединены с выходами разрядов реверсивного счетчика, выход блока сравнения соединен с первым входом первого логического блока, второй вход которого соединен с единичным выходом триггера переполнения ревер» сивного счетчика, выходы разрядов реверсивного счетчика соединены с первой группой входов второго логического блока, вторая группа входов которой соединена с выходами соответствующих разрядов распределителя импульсов, первая группа выходов второго логического блока соединена со счетными входами соответствующих разрядов реверсивного счетчика, первый выход первого логи ческого блока соединен с третьим входом блока поиска поддиапазона и со вторым входом третьего логического блока, второй и третий выходы первого логического блока соединены со входами установки режима реверсивного счетчика, первый вход блока поиска поддиапазоиа соединен с первым входом третьего логического блока и с единичным выходом последнего (младшего) разряда распределителя импульсов, второй вход соединен с первым выходом второго логического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом генераЗО тора тактовых импульсов, пятый вход

900437 соединен с единичным выходом первого триггера, первый выход соединен со вторым входом второго логического блока, второй выход соединен с единичным входом второго триггера и с первым входом второго логического блока, третий выход соединен с четвертым входом второго логического блока, четвертый выход соединен с единичным входом третьего триггера, пятый выход соединен с нулевым входом. первого триггера, четвертый вход третьего логического бло ка соединен с единичным выходом второго триггера, первый и второй выходы третьего логического блока соединены соответственно с третьим и пятым входами второго логического блока, а третий выход третьего логического блоха соединен с нулевым входом второго триггера и с единичным входом третьего триггера, нулевой вход которого соединен с шиной Сброс флага, а единичный выход соединен с шиной Готовность, второй и третий выходы второго логического блока соединены соответственно со входами сдвига вправо и влевораспределителя импульсов, единичный вход первого триггера соединен с

"правляющим входом аналогового эапс7

„ л минающего блока и с шиной Запуск й»

Сущность работы известного устройства заключается B том, что в начале. каждого преобразования проверяется, не находится ли сигнал в верхнем или нижнем кванте, примы кающем к образцовому уровню, зафиксированному на преобразователе. Для этого осуществляется переход íà соседний образцовый уровень (верхний или нижний в зависимости от сигнала блока сравнения) . Если ответ блока сравнения после этого меняется на противоположный, то это означает, что сигнал найден, и преобразование заканчивается, тем самым значительно сокращается время преобразования.

Если же ответ блока сравнения не меняется, то следовательно, выходной сигнал не находится в данном кванте, и продолжается поиск поддиапазона нахождения входного сигнала.

Для этого до смены ответа блока сравнения происходит удвоение шага квантования, но при условии, что разряды числового Ъквивалейта,более младшие, чем изменяемый, находятся в состоянии О . После смены ответа блока сравнения преобразователь переходит к поразрядному. поиску сигнала внутри .найденного подрщапазона. Все действия, связанные с поиском поддиапаэона и.с поразрядным преобразованием выполняются блоком поиска поддиапаэона и вторым логическим блоком.

Недостатком преобразователя является низкая достоверность выдаваемых кодов и большая погрешность преобразовани я.

Если новое значение сигнала отличается от образцого уровня, зафиксированного на преобразователе в результате предыдущего никла преобразования, менее чем на квант, то в результате чередования ответов блока сравнения мы можем утверждать, что достоверность (т.е ° вероятность правильного ответа) вновь полученного значения числового эквивалента равна единице.

Если же для определения нового значения сигнала требуется поиск поддиапазона с последующим поразрядным

15 преобразованием внутри найденного подциапазона, то достоверность половины получаемых кодов равна единице, достоверность же другой половины получаемых кодов может быть значиЩ тельно ниже единицы. Пусть, например, в процессе поразрядного преобразования проверочная единица установлена в предпоследний разряд, т.е. хх...x10(где х=0 или 1) . В результате проверки мы можем получить либо код х...Х11, либо код Х...X01.

Очевидно, если значение сигнала находится между уровнями Х...X10 и

Х...ХП, либо между уровнями Х...X1G и Х.Х01, то ответы блока сравнения чередуют, и мы получим коды, достоверность которых близка к единице, т.е. поразрядный метод обеспечивает проверку достоверности части кодов.

Если же значение сигнала выше уровня х...ХП или ниже уровня Х. ° ..X01, то ответы блока сравнения повторяются, и мы не можем быть уверены в достоверности полученного кода, т.е. преобразователь мжет указывать не

40 некоторый квант, в то время, как сигнала в этом кванте нет, следовательно, повышается погрешность преобразования.

Цель изобретения — повышение достоверности выдаваемого кода и уменьшение погрешности преобразования °

Поставленная цель достигается тем, что в следящий аналого-цифровой преобразователь, содержащий блок срав50 нения, аналоговый запоминающий блок, цифро-аналоговый преобразователь, реверсивный счетчик, распределитель импульсов, блок поиска подциапазона, генератор тактовых импульсов, три логических блока, три триггера, причем первый вход которого соединен с выходом аналогового запоминающего блока, вход которого соединен с источником входного сигнала, второй вход блока сравнения соединен с вы40 ходом цифро-аналогового преобраэотеля, цифровые входы которого соединены с выходами разрядов реверсивного счетчика, выход блока сравнения соединен с первым входом первого ло 5 гического блока, второй вход которого

900437 соединен с единичным выходом триггера переполнения реверсивного счет чика, выходы разрядов реверсивного счетчика соединены с первой группой входов второго логического блока, вторая группа входов которого соединена с выходами соответствующих разрядов распределителя импульсов, а первая группа выходов соединена со счетными входами соответствующих разрядов реверсивного счетчика, при 10 этом первый выход первого логического блока соединен с первыми входами блока поиска и подциапазона третьего логического блока, второй и третий выходы первого логического блока соединены со входами установки режима реверсивного счетчика, второй вход блока поиска поддиапазона соединен со вторым входом третьего логического блока и с единичным выходом последнего (младшего} разряда распре- И) делителя импульсов, третий вход соединен с первым выходом второго логического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом гене- 5 ратора тактовых импульсов, пятый вход соединен с единичным выходом первого триггера, при этом первый выход соединен со .вторым входом второго логического блока, второй выход сое- Я динен с единичным входом триггера и с первым входом второго логического блока, третий выход соединен с четвертым входом второй логической схемы, четвертый выход соединен с единичным входом третьего триггера, пятый выход соединен с нулевым входом первого триггера, четвертый вход третьего логического блока соединен с единичным выходом второго триггера, первый и второй выходы третьего логического блока соединены соответ" ственно с третьим и пятым входами второго логического блока, а третий выход третьего логического блока соединен с нулевым входом второго триггера и с единичным входом третьего триггера, нулевой вход которого соединен с шиной Сброс флага, а единичный выход соединен с шиной Готовность, второй и тре- 50 тий выходы второго логического блока соединены соответственйо со входами сдвига вправо и влево распределителя импульсов, единичный вход первого триггера соединен .с управляющим входом аналогового запоминающего устройства и с проводбм Запуск, выход предпоследнего разряда реверсив ного счетчика соединен с пятым вхо° дом третьего логического блока, а четвертый выход третьего логического блока соединен с шестым входом блока поиска поддиапазона со вторым единичным входом первого триггера и вторым нулевым входом второгб триггера ° у

На фиг. 1 представлена функциональная схема следящего аналого-цифрово го преобразователя;,на фнг. 2 — цикл преобразований сигнала.

Устройство содержит блок 1 сравнения, аналоговый запоминающий блок 2, цифро-аналоговый преобразователь 3, реверсивный счетчик 4, первый и второй логические блоки 5 и б, распределитель 7 импульсов, блок 8 поиска поддиапазона, третий логический блок

9, генератор 10 тактовых импульсов, первый, второй н третий триггеры 11, 12 и 13.Для кодов, проверка достоверности которых не производится самим поразрядным методом, проводится дополнительная проверка, и если она показывает, что сигнала в указываемом кванте нет, начинается новый цикл преобразования того же сигнала.

Устройство работает следующим образом.

В начале каждого преобразования проверяется, не находится ли сигнал в верхнем или нижнем кванте, примыкающему к образцовому уровню, зафиксированному на преобразователе. Для этОго осуществляется переход на соседний образцовый уровень (верхний или нижний, в зависимости от сигнала блока сравнения). Если ответ блока сравнения после этого меняется на противоположный, это означает, что сигнал найден, и преобразование заканчивается.

Если же ответ блока сравнения не меняется, и следовательно, входной сигнал не находится в данном кванте и продолжается поиск поддиапаэона нахождения входного сигнала. Для этого до смены ответа блока сравнения происходит удвоение шага квантования, но при условии, что разряды, числового эквивалента, более младшие, чем изменяемый, находятся в состоянии ноль . После смены ответа блока сравнения, преобразователь переходит к поразрядному поиску сигнала внутри найденного поддиапазона. Все действия, связанные с поиском поддиапазона и с переходом к поразрядному преобразованию, выполняются блоком поиска поддиапазона и вторым логическим блоком б. Управляют поразрядным поиском сигнала (до установки единицы в младший разряд распределителя 7 импульсов), сигналы, вырабатываемые на первом выходе третьего логического блока.

Работа предлагаемого устройства отличается от работы известного после установления последнего (младшего) разряда распределителя импульсов в единичное состояние. Так сигнал на третьем выходе третьего логического блока 9 (сигнализирующий об окончании преобразования ) появляется только при условии чередова900437 ния ответов блока сравнения, т.е. в том случае, когда мы можем гарантировать достоверность выдаваемых кодов. Если же ответы блока сравнения не чередуются, то на четвертом выходе третьего логического блока появляется сигнал, который устанавливает в l первый триггер 11 и запускает блок поиска поддиапазона. Сигнал изменения кода реверсивного счетчика вырабатывается на втором выходе третьего логического блока.

Таким образом, введение дополнительной проверки кодовых эквивалентов достоверность которых не про)веряется поразрядным методом, позволило увеличить вдвое достоверность выдаваемых кодов.

Формула изобретения

Следящий аналого-цифровой преобразователь по авт.св. Ю 799129, о т л и ч а ю шийся тем, что, с целью повышения достоверности выдаваемого,, кода и уменьшения погрешности Йреобразования, выход предпоследнего разряда реверсивного счетчика соединен с пятым входом третьего логического блока, а четвертый выход третьего логического блока соединен с шестым входом блока поиска поддиапазона, со вторым единичным входом первого триггера и со вторым нулевым входом второго триггера.

Источники информации, 15 принятые во внимание при экспертизе, 1. Авторское свидетельство СССР

9 779999112299, кл. Н 03 К 13/02, 26.03.79.

900437 очный цикл

3 / преобраюбинии I Х... МНЮ x ..ин — Гк.-. xw 1

\,8 и б и цикл цхО Раа00аныц

Составитель Л.Беляева

Редактор Н.Пушненкова Техред М . Рейвес Корректор М.Немчик

Заказ 12204/74 Тираж 953 Подли сно е

БИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,Москва, Ж-35,Раушская .наб., д.4/5

Филиал ППН Патент, г.ужгород, ул.Проектная, 4