Следящий аналого-цифровой преобразователь

Следящий аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Союз Советскиз

Социалистических

Рвспублик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву 9 805489

l (22) Заявлено 230580 (21) 2929647/18-21

f$)) g 3 с присоединением заявки М

Н 03 К 13/02

Государственный комитет

СССР

Ilo делам изобретений и открытий (23) Приоритет

Опубликовано 2ур182 Бюллетень 1(о 3

Дата опубликования описания 230132 (33) УДК 681 325

° (088. 8) (72) Автор изобретения

В.Ç.Балтрашевич

Ленинградский ордена Ленина электротехнический

l институт им.В.И. Ульянова (Ленина ) (71) Заявитель (54) СЛЕДЯ(1(11Й АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к аналогоцифровым преобразователям и может быть использовано в связи, вычислительной и измерительной технике, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.

По основному авт.св. 9 805489 известен следящий аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходом цифро-аналогового преобразователя, цифровые.входы которого соединены с выходами соответствующих разряцов реверсивного счетчика, выход блока сравнения соединен с первьаа входом логического блока, второй вход которого соедине(н:с единичным выходом триггера переполнения реверсивного счетчика, счетные входы триггеров реверсивного счетчика соединены с соответствующими. выходами группы элементов И, первые входы которых соединены с выходами соответствующих разрядов распределителя импульсов, управляющий вход блока сравнения соедияен с первым выходом блока управления, первый вход которого соединен с выходом генератора импульсов, второй вход соединен с выходом логического блока, второй и третий выходы соединены соответственно со входами сложения и вычитания реверсивного счетчика, четвертый выход соединен со вторыми входами группы элементов И, пятый выход соединен со входом сдвига вправо распределителя импульсов и с первым входом блока разрешения удвоения, второй вход которого соединен с шестым выходом блока управления, а выход блока разрешения удвоения соединен со входом сдвига влево распределителя импульсов (1).

Недостатком этого преобраэователя является большая погрешность преобразования, обусловленная отсутствием коррекции смены направления изменения сигнала. Например, если направление изменения сигнала некоторое время не менялось, то в результате повторяющихся ответов блока сравненения шаг квантования растет. Допустим,.что íà i-ом шаге образцовый сигнал принял. значение Vo(1), а на (1 + Z) -ом шаге V, (1+Z) >Ч (1), входной сигнал эа это время сменил

900438 направление изменения н стал

V„ V (i), т.е. искать входной сигнал (как это делается в известном устройстве) между уровнями Vo (1) и Vo (i + I) бессмысленно и, кроме того, этот поиск приводит к потере

5 времени и отставанию образцового сигнала от входного, что, в свою очередь, приводит к увеличению погрешности преобразования. . Кроме того, в известном устройст- g ве при большой скорости изменения входного сигнала âá..|иэи границ диапазона возможных изменений значений сигнала возможен выход величины числового эквивалента за границы диапазона, что также увеличивает погрешность преобразования.

Цель изобретения — уменьшение погрешности преобразования.

Поставленная цель достигается тем, что в следящий аналого-цифровой 20 преобразователь, содержащий первый блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходом первого цифро-аналогового преобразования, цифровые входы которого соединены с выходами соответствуюцих разрядоэ реверсивного счетчика, выход первого блока, второй вход которого соединен с единичным выходом тригге- ЗО ра переполнения Реверсивного счетчика, счетные входы триггеров реверсивного счетчика соединены с соответствующими выходами первой группы, элементов, первые входы ко-.орых соединены с выходамн соответствующих разрядов распределителя импульсов, первый выход блока, управления соединен с выходом генератора импульсов, второй вход соединен с выходом первого логического блока, первый и второй выходы соединены соответственно со входами установки режима сложения и вычитания реверсивного счетчика, третий выход соединен со вторыми входами первой группы элементов

И, четвертый выход соединен со входом сдвига вправо распределителя импульсов, пятый выход соединен с первым входом блока разрешения удваивания, выход которой соединен со gg входом сдвига влево распределителя импульсов, введены второй блок сравнения, второй цифроаналоговый преобразователь, регистр с дополнительным старшим разрядом переполнения, второй логический блок, вторая и третья группы элементов И,причем первый вход второго блока сравйения соединен с выходом датчика входного сигнала, второй вход соединен с шестым выходом блока управления и с третьим входом первого блока сравнения, а третий вход соединен с выходом второго цифро-аналогового преобразования, цифровые входы которого соединены с выходами соответствующих, 65

Разрядов Регистра, выход второго блока сравнения соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом триггера переполнения регистра, а выход соединен с третьим входом блока управления, устачоэочные входы разрядов регистра соедине1 .ны с выходами соответствующих разрядов реверсивного счетчика и со второй группой входов блока разрешения удваивания, третья группа входов которой соединена с выходами соответствующих разрядов распределителя импульсов, вторые входы второй группы элементов И соединены с седьмым выходом блока управления, при этом выходы разрядов регистра соединены первыми входами третьей группы элементов И, вторые входы которых соединены с восьмым выходом блока управления, а выходы соединены с установочными входами соответствующих разрядоэ реверсивного счетчика, девятый выход блока управления соединен с шиной N

На фиг.1 представлена Функциональная блок-схема следящего аналого-цифрового преобразователя; на

Фиг. 2 — один из возможных вариантов реализации блока управления.

Устройство содержит первый блок

1 сравнения, первый цифроаналоговый преобразователь 2, реэерсивный счет чик 3, первый логический блок 4,первую группу элементов И 5, распределитель 6 импульсов, блок 7 управления, генератор 8 импульсов, блок

9 разрешения удвоения, второй блок

10 сравнения, второй цифроаналого- вый преобразователь 11, регистр 12, второй логический блок 13, вторая и третья группы элементов И 14 и 15, блок 7 управления, содержащий три элемента И 16 — 18, триггер 19, первый и второй дешифраторы 20 и 21, первый и второй элементы 22 и 23 за" держки.

Второй логический блок 13 анало-. гичен первому логическому блоку 4.

Эти логические блоки предназначены для устранения опасности выхода из режима слежения при работе вблизи границ диапазона. Для этого они при единичном состоянии соответствующего триггера переполнения инвертируют ответ соответстйующего блока сравнения. ,Введем следующие обозначения сигналов (фиг.5):

S; - выход i-ro логического блока, Равный единице, если соответствующий образцовый уровень меньше входного сигналау (. — 1, если входной сигнал находится выше верхней границы отрезка;

М вЂ” 1, если входной сигнал находится внутри отрезка;

900438

g) N

1, если входной сигнал находится ниже нижней границы отрезка; сигнал от генератора иипульсов; сигнал на выходе первого элемента задержки; сигнал »а выходе второго элемента задержкир

1, если величина образцового сигнала возрастает, т.е.

N — признак направления; сигнал на i-ом выходе блока

7 управления (фиг.1,2).

Тогда получим следующие выражения для сигналов

А=Я) NVSz N Ы=В, 81ЧБ) Sz JP=Sz NVS) N

f, =g; = (

fz) 92 f5 Qg) б

f - (z))Va NVPN) g) i fe — (А))Ю ф))) д);

На дополнительно введенном регистре и соответствующем цифро-аналоговом преобразователе запоминается предыдущее значение числового эквивалента и соответствующего образцового уровня, сравнение с которым позволяет быстро выявлять смену направления изменения сигнала и тем самым позволяет быстро изменять направление изменения образцового сигнала.

При этом, если в известном устройстве уменьшение шага квантования в два раза происходит при первой .же .смене ответа блока сравнения, то в предлагаемом устройстве уменьшение шага происходит только при условии, что сигнал находится между предыдущим и текущим образцовыми уровнями, что значительно повышает вероятность правильного ответа и соответственно уменьшает погрешность преобразования.

Кроме того, блок разрешения удваивания шага в известном устройстве работает только на основании ответов блока сравнения, без учета значения текущего числового эквивалента .и значения скорости изме»ения образцового сигнала, хранящегося на распределителе импульсов, поэтому и возникает воэможность выхода числового эквивалента за границы диапазона возможных изменений входно го сигнала наличие логического бло- . ка устраняет опасность срыва процесса слежения. Устранить воэможность выхода можно, если в блоке разрешения удваивания учитывать величину числового эквивалента и скорости изменения образцового сигнала. Так, в устройстве предлагается иметь обнуленными все разряды числового эквивалента более младшие, чем разряд, на который указывает,распр)делйтель импульсов.

Как уже отмечалось, регистр 12 служит только для запоминания предыдущего значения числового эквивалента и поэтому, если рассматривать образцовые уровни первого 2 и второго 11 цифроаналоговых преобразователей как границы некоторого отрезка, внутри которого находится входной сигнал, то на реверсивном счетчике 3 может храниться код как нижней, так и верхней границы отрезка. Как уже отмечалось, признаком направления является код. Если N=l то на Реверсивном счет гике 3 — код верхней границы, если N=O то на реверсивном счетчике 3 — код нижней границы.

Следует отметить,что как и в известном,в предлагаемом устройстве в распределителе 6 импульсов запрещен сдвиг влево при коде 10 ...0 и сдвиг вправо при коде 0...01 (не показано).

Устройство работает следующим об20 разом.

Предположим, что сигнал начальной установки устанавливает признак N в 1, реверсивный счетчик 3 и распределитель импульсов 6-в состояние

g5 0...01, регистр — в состояние 0...0 (цепи начальной установки на фиг.l не показаны). Так как вначале и при дальнейшей нормальной работе триггеры переполнения реверсивного счетчика 3 и регистра 12 находятся в нулевом состоянии, то первый 4 и второй 13 логические блоки пропускают на свои выходы ответы блоков сравнения без инвертирования.

Вначале каждого такта преобразования по сигналу f, с шестого выхода блока 7 управления происходит опрос блоков сравнения, сигналы от которых поступают на второй и третий входы блока управления. В заэи4О симости от ответов блоков, сравнения вырабатывается, во-первых, сигнал

f или f>, переводящие соответственно реверсивный счетчик 3 в режим сложения или вычитания; во-вторых, 45 сигналы Й или Йв, производящие переписывание информации с реверсивного счетчика 3 на регистр 12 илй наобо роту в третьих, сигналы Е или производящие подготовку значения те5р кущего шага квантования, так по сигналу fg осуществляется сдвиг вправо содержимого распределителя 6 импуль сов, т.е. текущий шаг квантования уменьшается в два разау по сигналу

fe блок разрешения .Удваивания выдает сигнал сдвига влево в распредели." тель б импульсов, если в разряде реверсивного счетчика 3, на который указывает расгределитель 6 импульсов, находится 0 .

d0 Если же из-эа большой скорости изменения сигнала вблизи верхней границы диапазона произойдет переполнение реверсивного счетчика 3, т.е. установится код 10 ° ..9(кодов больших

65 чем 10...0 быть не.может из-за ис900438 пользуемого правила Формиров ания кодов), то из-за единичного состояния триггера переполнения первый логический блок 4 передает на свой выход проинвертированный сигнал первого блока сравнения, процесс же работы остальных блоков преобразовате ля совпадает с описанным процессом.

Так как при этом рассматриваемый код может быть переписан (по сигналу Е ) в регистр 12, в последнем также предусмотрен разряд переполнения, а сигнал со второго блока 10 сравнения пропускается через второй логический блок 13, аналогичный первому логическому блоку 4.

Код, характеризующий величину сигнала, снимается с реверсивного счетчика 3. Определить, является ли этот код нижней или верхней границей отрезка, можно либо с помощьк признака N, либо с помощью кода, снимаемого с регистра 12. Код, снимаемый с распределителя б импульсов, несет информацию о текущей скорости сигнала и о погрешности преобразования.

Формула изобретения

Следящий аналого-цифровой преобразователь по авт.св.е 805489, отличающийся тем, что, с целью уменьшения погрешности преобразования, введены второй блок сравнения, второй цифро-аналоговый преобразователь, регистр, с дополнительным старшим разрядом переполнения, второй логический блок, вторая и третья группы элементов И, причем первый вход второго блока сравнения соединен с выходом датчика входного сигнала, второй вход соединен с шестым выходом блока управлЕния и с третьим входом первого блока сравнения, а третий вход соединен с выходом второго цифро-аналогового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов регистра, выход второго блока сравнения соединен с первым входом второго логического блока, второй вход. которого соединен с единичным выходом триггера переполнения регистра, а выход соединен с третьим входом блока уп35 равления, установочные входы разрядов регистра соединены с выходами второй группы, первые входы которых соединены с выходами соответствующих разрядов реверсивного счетчика и со второй группой входов блока разрешения удваивания, третья группа входов которой соединена с выходами соответствующих разрядов распределителя импульсов, вторые входы второй группы элементов И соединены с седьмым выходом блока управления, при этом выходы разрядов регистра соединены с первыми входами третьей группы элементов И,вторые входы которых соединены с восьмым выходом блока управления, а выходы соединены с установочными входами соответствующих разрядов реверсивного счетчика, девятый вьв:од блока управления соединен с шиной Н

Нсточники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 805489 кл. Н 03 К 13/02, 08.09.79.

900438 срма. 2

Составитель Л.Веляева

Редактор H.Ïóøíåíêîàà Техред A.Sàáèöeö Корректор И.Демчик

Заказ 12204/74 Тираж 953 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н.открытий

113035,Иосква,Ж-35, Раушская иаб., д.4/5 филиал ППП Патент, г.ужгород,ул.проектная, 4