Цифровая полупроводниковая интегральная схема с тремя состояниями на выходе

Цифровая полупроводниковая интегральная схема с тремя состояниями на выходе

Иллюстрации

Показать все

Реферат

 

(72) Автевы изобретения

А.И. Березенко, Ю.А. Вальков, В.Н. Струков и Б.Л. Марков

t:

:-, E (71) Заявитель (54) ЦИФРОВАЯ ПОЛУПРОВОДНИКОВАЯ ИНТЕГРАЛЬНАЯ

СХЕМА С ТРЕМЯ СОСТОЯНИЯМИ НА ВЫХОДЕ

Изобретение относится к электронным логическим устройствам и может найти широкое применение в цифровых системах, особенно в интегральном исполнении.

Известны цифровые элементы с тремя состояниями на выходе, содержащие выходной двухтактный каскад, промежуточный фаэоинвертирующий каскад и входные управляющие каскады, построен10 ные на многоэмиттериых транзисторах.

Перевод элементов в третье состояние производится по цепи коллектора фазоинвертирующего каскада посредством диода, либо .ключевого транзистора, либо специального инвертора Щ .

Недостатком известных устройств является низкое быстродействие вследствие использования во входном управ-. ляющем каскаде многоэммитерного тран1 эистора.

Наиболее близким техническим pemeнием к изобретению является логический элемент, содержащий двухтактный выходной н. промежуточный фазоинвертирующий каскады, выполненные на транзисторах первого типа проводимости, и входной управляющий каскад, выполненный на транзисторах второго типа проводимости, коллекторы которых подклочены к общей шине, эмиттеры ко входу промежуточного фаэоинвертирующего каскада и через резистор к шине питания, а базы — к информационньы исходам (2) °

Недостатком известного устройства являются узкие функциональные sosxomroc, вследствие невозможности переключения элемента в третье состояние.

Цель изобре.тения — расширение функциональных воэможностей.

Для достижения поставленной цели в цифровой полупроводниковой интегральной схеме с тремя состояниями на выходе, содержлщей двухтактный выходной н промежуточный фазоинвертирующий каскады, выполненные на транзис900454 торах первого типа проводимости, и входной управляющий каскад, выполнен . ный на транзисторах второго типа проводимости, коллекторы которых подключены к общей шине,змиттеры — ко входу 5 промежуточного фазоинвертирующего каскада и через резистор к шине питания, а базы — к информационным входам, дополнительный эммиттер одного из транзисторов входного управляющего Я каскада подключен к коллектору транзистора промежуточного фазоинвертирующего каскада, а база - к управляющему входу.

На чертеже представлена электричес-Ф5 кая схема устройства. Устройство содержит шину 1 питания, общую шину 2, . информационный вход 3, управляющий вход 4, выход 5, входной уп равляющий каскад на транзисторе 6, двухэмиттерном транзисторе 7 и резисторе 8, выходной двухтактный каскад на транзисторах

9 -11 и резисторе 12, фазоинвертирующий каскад на транзисторах 13 и 14 и резисторах 15 и 16. 25

Цифровая схема с тремя состояниями на выходе работает следующим образом.

Если на управляющий вход 4 подать высокий потенциал (И Ъ 2,4),то тран-эв эистор 7 будет закрыт и схема будет выполнять функцию инвертирующего буфера с информационным входом 3: при подаче нв вход. 3 высокого напряжения, соответствующего логической единице (Ив > 2,4в),на выходе возникает низкое напряжение логического нуля (И ь| < 0,3в) и наоборот. Если теперь на управляющий вход 4 подать низкий потенциал, например 0,3в, то на базах транзисторов 13 и 9 будет также низкий потенциал, равный 0,3в + И 5з (где И 0,8 — напряжение на эмиттерном переходе открытого транзистора

7). В этом случае как транзистор 10, так и транзистор 11 будут закрыты, так. как для их открывания необходимо иметь на базах транзисторов 13 и 9 потенциалы, большие или равные 2И@.

Таким образом, выходной импеданс схемы оказывается высоким, т.е. схема отключается от нагрузки и ие реагирует на изменения потенциалов на информационном входе 3.

Схема может быть выполнена в составе монолитной БИС по технологии транзисторно-транзисторных схем с диодами Шоттки. В этом случае в качестве транзисторов !3, 14, 9 и 1! используются транзисторы с коллекторными переходами, зашунтированными диодами Шоттки, а в качестве транзисторов 6 и 7 используются структуры р — п - р типа с общей р-областью в подложке, так называемые подложечные транзисторы.

Предложенная схема обладает улучшенными электрическими характеристиками и занимает малую площадь на кристалле, что способствует снижению стоимости БИС в производстве.

Формула изобретения

Цифровая полупроводниковая интегральная схема с тремя состояниями на выходе, содержащая двухтактный выходной и промежуточный фазоинвертирующий каскады, выполненные на транзисторах первого типа проводимости,и входной управляющий каскад, выполненный на транзисторах второго типа проводимости, коллекторы которых подключены к общей шине, эмиттеры — ко входу промежуточного фазоинвертирующего каскада и через резистор к шине питания, а базы — к информационным входам,отличающая сятем, что, с целью расширейия функциональных воэможностей, дополнительный эмиттер одного нэ транзисторов входного управляющего каскада подключен к коллектору транзистора промежуточного фазоинвертирующего каскада, а база— к управляющему входу.

Источники информации, принятые во внимание при экспертизе

1. Шагурин И.И. Транзисторно-транзисторные логические схемы. M., "Сов. радио", 1974, с. 110, рнс. 3 и 15

2. Христнансен. Интегральные схемы в действии. — "Электроника", т.40, 1967 9 55,, сс... . 44, фиг, 2 (прототип) .

900454

Составитель А. Янов

Редактор Л. Лукач Техред М.Тепер Корректор Ю. Макаренко

Заказ 12204/74 Тирах 953 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д. 4/5

Филиал ППП "Патент", г. Увгород, ул. Проектная, 4