Интегральный транзисторно-транзисторный логический элемент

Интегральный транзисторно-транзисторный логический элемент

Иллюстрации

Показать все

Реферат

 

Союз Соввтснии

Соцнапистичвсиии рвенубпи

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ТИЛЬ СТВУ (и 902261 (BI ) Дополнительное к авт. сеид-ву(22) Заявлено 100680 (21) 2938411/18-21 с присоеднненяекк заявки М(23) ПриоритетОпубликоваио 300182 Бюллетень М4

Дата опубликования описания 30.0182 (51)М. Кл.

H 03 K 19/088

Гоеударстюиый комитет

СССР ао делан изебретеии1 и открытий (53) УД К621 ° 375 ° .083(088.8) (72) Авторы изобретения

8.И. Громов и 8.А.Смирнов (7l ) Заявитель (54) ТРАНЗИСТОРНО-ТРАНЗИСТОРНЫЙ ЛОГИЧЕСКИЙ

ЭЛЕИЕНТ

Изобретение относится к микроэлектронике и вычислительной технике, в частности для организации магистральной структуры микромощных вычислительных систем.

Известен транзисторно-транзисторный логический (ТТЛ) элемент с тремя состояниями на выходе, содержащий входной многоэмиттерный транзистор и сложный выходной инвертор, база верхнего транзистора которого через диод соединена с одним из эмиттеров входного многоэмиттерного транзистора и с управляющим входом 11 .

Известен также ТТЛ элемент с тремя состояниями на выходе, содержащий входной многоэмиттерный тран= зистор, эмиттеры которого подключены к информационным входам, а коллектор к базе фазорасщепляющего транзистора сложного выходного инвертора, база верхнего транзистора

KOTOPOI O Ne e3 a oe HeH C, Bblходом элемента управления и одним из эмиттеров входного многоэмиттерного транзистора (2) .

Недостатком известных ТТЛ элеменS

ТоВ с тремя состояниями на выходе является большая потребляемая мощность в состоянии "Отключено".

Цель изобретения — уменьшение потребляемой мощности. !

О

Для достижения поставленной цели в транзисторно-транзисторном логическом элементе, содержащем входной многоэмиттерный транзистор, эмиттеры которого подключены к информационным входам устройства, а коллектор к базе фазорасщепляющего транзистора сложного выходного инвертора, элемент управления выполнен в виде двухколлекторного транзистора типа р-п-р, эмиттер которого соединен с шиной питания, база через резистор подключена к управляющему входу, первый коллектор через резистор

902261

3 подключен к базе многоэмиттерного транзистора, а второй - коллектору фазорасщепляющего и базе верхнего транзисторов сложного выходного инвертора. 5

На чертеже изображена принципиальная электрическая схема устройства.

Устройство содержит входной многоэмиттерный транзистор 1, фазорасщепляющий транзистор 2, верхний в

3 и нижний 4 транзисторы сложного выходного инвертора, двухколлектор,ный транзистор 5 типа р-п-р, резис1 торы 6-9 и диод 10.

Устройство работает следующим образом.При поступлении на управляющий вход низкого уровня напряжения от подобного ТТЛ элемента, втекающий в нее ток нагрузки через резистор 6 щ открывает двухколлекторный транзистор 5. Через открытый двухколлекторный транзистор 5 напряжение питания

Uu коммутируется на резистор 7, базу верхнего транзистора 3 и кол- р ! лектор фазорасщепляющего транзистора 2.

Если на все информационные входы (8,и!) поступает высокий уровень напряжения логической "1", то ток от источника питания через двухколлекторный транзистор 5, резистор 7 и работающий в инверсном режиме входной многоколлекторный транзистор

1 поступает в базу фазорасщепляющего

35 транзистора 2, открывает и насыщает его. А фазорасщепляющий транзис- . тор 2 в свою очередь отпирает нижний транзистор 4. Ток второго коллектора двухколлекторного транзистора 5 ответвляется в насыщенный фазорасщепляющий транзистор 2, на коллекторе которого устанавливается низкий уровень напряжения, недостаточный для отпирания верхнего транзистора

3 и диода 10. На выходе элемента формируется выходной уровень логического "0" (напряжение насыщения

U » „ нижнего транзистора 4).

При поступлении напряжения логи, ческого 0" на один из информацион-! !! 50 ных входов (В „ „ ) напряжение на базе входного многоколлекторного транзистора 1 уменьшается, фазорасщепляющий 2 и нижний 4 транзисторы сложного выходного инвертора запираются. Ток второго коллектора двухколлекторного транзистора 5 переключается в базу верхнего транзистора

3 и открывает его. При этом двухколлекторный транзистор 5 по второму коллектору входит в режим насыщения и на выходе формируется высокий уровень напряжения с высокой нагрузочной способностью.

При переключении ТТЛ элемента, подключенного к входу управления, в состояние логической "1" ее нижний транзистор 4 закрывается, открывается верхний транзистор 3 и выходной ток меняет направление.Двухколлекторный транзистор 5 запирается, причем процесс запирания можно ускорить введением резистора в цепь база-эмиттер, ускоряющего процесс заряда входной базовой емкости двухколлекторного транзистора 5 до уровня Оц.„..

Базовые цепи входного многоэмиттерного 1 и верхнего 3 транзисторов через запертый двухколлекторный транзистор 5 отключаются от источника питания. Происходит обесточивание и запирание всех транзисторов

1, 2, 3, 9 схемы, что эквивалентно отключению от нагрузки и созданию третьего состояния.

Таким образом, при подаче на вход управления низкого уровня логического "0" предлагаемая ТТЛ

ИС по своим информационным входам реализует логическую функцию И-НЕ.

При поступлении на вход управления уровня логической "1" транзистор 2 закрывается и запирает все остальные транзисторы схемы, на входе и выходе устанавливается состояние высокого импеданса, схема отключается от нагрузки при любой комбинации входных информационных сигналов. При этом потребляется ток только схемой, подключаемой к входу управления. Особенно становится заметен выигрыш в экономии потребляемой мощности, когда один ТТЛ вентиль подключается к входам управления большого числа схем, отключающихся от нагрузки, определяемого разрядностью цифрового устройства.

Использование настоящих ТТЛ -ИС, отключающихся от нагрузки, для организации межузловых и межблочных связей позволяет сократить потребляемую мощность и уменьшить габариты,вследствие снижения рассеиваемой мощности, цифровых вычислительных систем с магистральной структурой, 9022

Формула изобретения

Составитель А. Янов

Техред М.Тепер Корректор Г. Огар

Редактор А. Мотыль

Заказ 12427/71 Тираж 953 Подписное

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "патент", г.ужгород, ул. Проектная, 4

Транзисторно-транзисторный логический элемент, содержащий входной многоэмиттерный транзистор, эмиттеры которого подключены к информационным входам,а коллектор к базе фазорасщепляющего транзистора сложного выходного инвертора, элемент управления, отличающийся тем, что, с целью уменьшения потребляемой мощности, элемент управления выполнен в виде двухколлекторного транзистора типа р-п-р, эмиттер которого соединен с шиной питания, база через резистор подключена к управля- ющему входу, первый коллектор через

61. 6 резистор подключен к базе многоэмиттерного транзистора, а второй - к ,коллектору фазорасщепляющего и базе верхнего транзисторов сложного выходного инвертора.

Источники информации, принятые во внимание при экспертизе

1.Шагурин И.И. Транзисторнотранзисторные логические схемы.

M., "Сов. радио", 1974, с. 110, рис. 3, 15б.

2. 0.А.Т.А. Book Electronics

Information servi ce interface Integrated Circuits", 1977, vol. 1, р.81, fig. АА14 (прототип).