Устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии

Иллюстрации

Показать все

Реферат

 

O Il И С А H И Е (ц902270

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советск ив

Социапистичесиив

Рес у (61) Дополнительное к авт. свид-ву(22) Заявлено 25.1 278 (21) 2708678/18-09 с присоединением заявки М(23) Приоритет

Опубликовано 3001.82. Бюллетень М 4

Дата опубликования описания 300L82 (5! )М. Кл.

Н 04 В 3/46//

Н 04 L 27/14

@вудвретееввыв aws er

CCCP

00 делен вэевретеввв

N открытей (53) УДК 621.395. .664(088 ° 8) 1

Н.И. Красуцкий и Г.А. Шутов ("

;. (.

1 (72) Авторы изобретения (71) Заявитель ( (54) УСТРОЙСТВО АДАПТИВНОЙ ДЕИОДУЛЛЦИИ;

СИГНАЛОВ ДВУХКАНАЛЬНОЙ ЧАСТОТНОЙ

ТЕЛЕГРАфИИ

Изобретение относится к технике электросвязи и может использоваться в радиоприемных устройствах телеграфных сигналов.

Известно устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии, содержащее первый, второй, третий и четвертый блоки детектирования, каждый из которых содержит полосовой фильтр, выход которого через усилитель с автоматической регулировкой усиления подключен к входу квадратора, и амплитудный детектор, выход амплитудного детектора первого блока детектирования подключен к первому входу первого сумматора и к первому входу третьего сумматора, первый выход амплитудного детектора второго блока детектирования подключен к второму входу первого сумматора, второй выход амплитудного детектора второго блока детектирования подключен к первому входу четвертого сумматора, 2 первый выход амплитудного детектора третьего блока детектирования подключен к первому входу второго сумматора, второй выход амплитудного детектора третьего блока детектирования подключен к второму входу третьего сумматора, выход амплитудного детектора четвертого блока детектирования подключен к второму входу второго сумматора и к второму т0 — входу четвертого сумматора, выход пятого сумматора подключен к входу первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока 03 .

Однако известное устройство имеет низкую помехоустойчивость приема.

Цель изобретения - повышение помехоустойчивости приема.

Для этого в устройство адаптив20 ной демодуляции сигналов двухканальной частотной телеграфии, содержащее первый, второй, третий и четвертый блоки детектирования, каждый

90227

Устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии содержит главный тракт

1 приема, первый, второй, третий и четвертый блоки 2-5 детектирования

40 соответственно, каждый из которых состоит из амплитудного детектора

6, стробирующего детектора 7, интегратора 8, полосового фильтра 9, усилителя 10 с автоматической регулировкой усиления (АРУ), квадратора 11, регулируемого усилителя 12, первый, второй, третий, четвертый, пятый и шестой сумматоры 13-18 соответственно, первый, второй, третий и четвертый блоки 19-22 сравнения соответственно, первый, второй, третий и четвертый блоки 23-26 регулировки порогового уровня соответственно, первый и второй решающий блоки 27 и 28 соответственно, дешифратор 29., Устройство работает следующим образом.

3 иэ которых содержит полосовой фильтр, выход которого через усилитель с автоматической регулировкой усиления подключен к входу квадратора, и амплитудный детектор, выход амплитудного детектора первого блока детектирования подключен к первому входу первого сумматора и к первому входу третьего сумматора, первый выход амплитудного детектора второго !О блока детектирования подключен к второму входу первого сумматора, второй выход амплитудного детектора второго блока детектирования подключен к первому входу четвертого сум- и

;матора, первый выход амплитудного детектора третьего блока детектиро.вания подключен к первому входу второго сумматора, второй вйход амплитудного детектора третьего блока детектирования подключен к второму

exoäó третьего сумматора, выход амплитудного детектора четвертого блока детектирования подключен к второму входу второго сумматора и к второму входу четвертого сумматора, выход пятого сумматора подключен к входу первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока, введены в каждом из блоков детектидования стробирующий детектор, интегратор и регулируемый усилитель, первый, второй, третий и четвертый блоки сравнения, первый, второй, третий и четвертый блоки регулировки порогового уровня, дешифратор, при этом в каждом из блоков детектирования выход квадратора подключен к входу регулируемого усилителя и к входу стробирующего детектора, выход которого через интегратор подключен к другому входу регулируемого усилителя, выход которого подключен к входу амплитудного детек тора, выход интегратора первого блока детектирования подключен к

-первому входу первого блока сравнения и к первому входу третьего блока сравнения, выход интегратора второго блока детектирования подключен к второму входу первого блока сравнения и к первому входу четвертого блока сравнения, выход интегратора третьего блока детектирования подключен к первому входу второго блока сравнения и к второму входу третьего блока сравнения, выход интегратора, четвертого блока детектирования под0 4 ключен к второму входу второго блока сравнения и к второму входу четвертого блока сравнения, выход первого, второго„ третьего и четвертого блоков сравнения подключен к первому входу соответственно первого, второго, третьего и четвертого блоков регулировки порогового уровня, второй вход которого соединен с выходом соответственно первого, второго, третьего и четвертого сумматоров, выход первого блока регулировки порогового уровня подключен к входу пятого сумматора, другой вход которого соединен с выходом второго блока регулировки порогового уровня, выход третьего блока регулировки порогового уровня подключен к входу шестого сумматора, другой вход которого соединен с выходом четвертого блока регулировки порогового уровня, выход первого решающего блока подключен к входу дешифратора, другой вход которого соединен с выходом второго решающего блока, первый, второй, третий и четвертый выходы дешифратора подключены к вторым входам стробирующих детекторов соответственно первого, второго, третьего и четвертого блоков детектирования.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

5 9022

Сигнал с выхода главного тракта

1 приема, работающего в линейном режиме, по промежуточной частоте подается на объединенные по входу полосовые фильтры 9 всех блоков 2-5 детектирования, После расфильтровки сигнал в каждом блоке 2 детектирования представляет собой чередование посылок и пауз. Этот сигнал усиливается и нормируется по уровню в i0 усилителе 10 с АРУ и затем поступает в квадратор 11, выходное напряжение которого пропорционально квадрату напряжения на входе. Нормирование и возведение в квадрат позволяет l5 улучшить соотношение сигнал/помеха в тех блоках детектирования, где сигнал оказывается больше помехи.

Сигнал с выхода квадратора 11 подается одновременно на вход регули- 2о руемого усилителя 12 и на первый вход стробирующего детектора 7, на второй вход которого поступают импульсы "Запрет детектирования" с соответствующего выхода дешифратора

29. Сигнал "Запрет детектирования" поступает в моменты времени, соответствующие наличию сигнала в соответствующем блоке детектирования.

В промежутки времени, соответст- Ю вующие паузам между посылками сигнала сигнал запрета .снимается и стробирующим детектором 7 производится детектирование помех. Продетектированные сигналы помех подаются на вход интегратора 8, где оценивается их уровень, длительность действия и вырабатывается постоянное напряжение, пропорциональное уровня помех в данном субканале. Это напряжение 4в подается на второй вход регулируемого усилителя 12 и на соответствующие входы блоков 19-22 сравнения.

Коэффициент передачи регулируемого усилителя 12 обратно пропорционален управляющему напряжению и соответственно уменьшается с ростом помехи в данном блоке детектирования.

Причем, в отсутствие помех или при одинаковых их уровнях выходное напряжение блоков сравнения равно ну. лю и соответствующий блок регулиров- . ки порогового уровня выполняет в та" ком случае роль симметрирующего устройства. В случае, когда "веса" суммируемых в соответствующих сумматорах сигналов различны, блоки сравнения вырабатывают напряжение, пропорциональное разности "весов", под воздействием которого в блоках регулировки порогового уровня ось нулевого уровня смещается таким образом, что образует ось симметрии для импульса с меньшей амплитудой.

При наличии большого уровня помех в одном из блоков детектирования сигнал с его выхода равен нулю, напряжение с выхода блока сравнения максимально и под его воздействием блок 23 прекращает симметрирование, пропуская импульсы сигнала другого блока детектирования с выхода пер Таким образом, под воздействием выпрямленного напряжения помех, подаваемого на второй вход регулируемого усилителя 12, осуществляется

"Взвешивание" напряжения посылок, которое затем детектируется ампли55 тудным детектором 6. Амплитудные. детекторы 6 блоков 3 и 4 детектирования выделяют положительную и отрицательную огибающие напряжения

70 6 промежуточной частоты и имеют coatветствующие выходы, в блоке детектирования выделяется только отрицательная, в а блоке 5 детектированиятолько положительная огибающие.

С выходов амплитудных детекторов сигналы подаются на соответствующие входы сумматоров, причем на оба входа каждого из них подаются импульсы одинаковой полярности, но различной {в зависимости от "веса" ) амплитуды.0pv, этом на входах этих сумматоров ооразуются сочетания сигналов соответствующих блоков детектирования, которые подаются на первый вход соответствующих блоков регулировки порогового уровня

На входы блоков сравнения с выхода интегратора 8 подаются в таких же сочетаниях выпрямленные напряжения помех. В них напряжения помех блоков детектирования сравниваются между собой и вырабатывается постоянное напряжение, пропорциональное разности "весов", суммируемых в соответствующих сумматорах. Это напряжение подается на второй вход соответствующих блоков регулировки порогового уровня. В них осуществляется регулировка порогового уровня, т.е. уровня, относительно которого сигнал на выходе этих блоков имеет положительную или отрицательную полярность.

902270

З5 ао

55 вого сумматора 13 на вход пятого сумматора 17, в котором суммируются сигналы всех четырех блоков детектирования ° Сигнал с выхода блока 23 уже обеспечивает восстановление исходного сигнала. Суммирование в пятом сумматоре 17 сигналов с выходов двух блоков 23 и 24 обеспечивает двухкратную избыточность по информации, что повышает помехоустойчивость устройства, Просуммированные сигналы с выхода пятого сумматора

17 подаются на вход соответствующих решающих блоков, где эти сигналы усиливаются, ограничиваются и подаются на выход устройства и одновременно на входы дешифратора 29.

В дешифраторе 29 по выходным сигна- лам с решающих блоков определяется в каком из блоков детектирования в данное время присутствует сигнал и на соответствующий его выход подается импульс напряжения, который подается на второй вход соответствующего стробирующего детектора 7 и обеспечивает запрет детектирования.

Таким образом, введение новых блоков позволяет повысить помехоустойчивость приема при действии различных помех, что обеспечивает повышение надежности радиосвязи.

Формула изобретения устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии, содержащее первый, второй, третий и четвертый блоки детектирования, каждый из которых содержит полосовой фильтр, выход которого через усилитель с автоматической регулировкой усиления подключен к входу квадратора, и амплитудный детектор, выход амплитудного детектора первого блока детектирования подключен к первому входу первого сумматора и к первому входу третьего сумматора, первый выход амплитудного детектора второго блока детектирования подключен к второму входу .первого сумматора, второй выход амплитудного детектора второго блока детектирования подключен к первому входу четвертого сумматора, первый выход амплитудного детектора третьего блока детектирования подключен к первому входу второго сумматора, второй выход амплитудного детектора третьего блока детектирования подключен к второму входу третьего сумматора, выход амплитудного детектора четвертого блока .детектирования подключен к второму входу второго сумматора и к второму входу четвертого сумматора, выход пятого сумматора подключен к входу первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока, о т л и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости приема, введены в каждом из блоков детектирования стробирующий детектор, интегратор и регулируемый усилитель, первый, второй, третий и четвертый блоки сравнения, первый, второй, третий и четвертый блоки регулировки порогового уровня, дешифратор, при этом в каждом из блоков детектирования выход квадратора подключен к входу регулируемого усилителя и к входу стробирующего детектора, выход которого через интегратор подключен к другому входу регулируемого усилителя, выход которого подключен к входу амплитудного детектора, выход интегратора первого блока детектирования подключен к первому входу первого блока сравнения и к первому входу третьего блока сравнения, выход интегратора второго блока детектирования подключен к второму входу первого блока сравнения и к первому входу четвертого блока сравнения, выход интегратора третьего блока детектирования подключен к первому входу второго блока сравнения и к второму входу третьего блока сравнения, выход интегратора четвертого блока детектирования подключен к второму входу второго блока сравнения и к второму входу четвертого блока сравнения, выход первого, второго, третьего и четвертого блоков сравнения подключен к первому входу соответственно первого, второго, третьего и четвертого блоков регулировки порогового уровня, второй вход которого соединен,с выходом соответственно первого, второго, третьего и четвертого сумматоров, выход первого блока регулировки порогового уровня подключен к входу пятого сумматора, другой вход которого соединен с выходом втоИсточники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

>о по заявке;1г 2549830, кл. Н 04 L 27/14, 1977 (прототип).

Яих.l/ê

ВНИИПИ Заказ 12428/71 Тираж 684 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

9 902270 10 рого блока регулировки порогового выходы дешифратора подключены к уровня, выход третьего блока регули- вторым входам стробирующих детекторовки порогового уровня подключен K ров соответственно первого, второго, входу шестого сумматора, другой вход третьего и четвертого блоков детеккоторого соединен с выходом четвер- у тирования. того блока регулировки порогового уровня, выход первого решающего блока подключен к входу дешифратора, другой вход которого соединен с выходом второго решающего блока, первый, второй, третий и четвертый