Анализатор плотности распределения амплитуд

Анализатор плотности распределения амплитуд

Иллюстрации

Показать все

Реферат

 

Г

< 903908

Союз Советски к

Социалистические

Республик

ОП ИСАНИЕ

И ЗОВееЕТЕ Н ИЯ к авторском свиднядьствю (6l) Дополнительное к авт. свид-ву (22)Заявлено 15.05.80 (2I) 2924465/)8-24 с присоеаинением заявки № (23) Приоритет

Опубликовано 07. 02. 82. Бюллетень № 5

Дата опубликования опнсания07.02.82 (51)М. Кл. (06 6 7/52

1ееуАарстеенвый квинтет

СССР (53) УДК681. 3 (088.8) ао лелем изобретений

N открытии (72) Авторы изобретения

В. А. Прянишников, Е. Г. Пащенко, В. Т.

Т. Ю. Шевелева и В И. Якименко щам .т .ут" Ф (7I ) Заявитель

Ленинградский ордена Ленина электротехни им. В. И. Ульянова (Ленина) (54) АНАЛИЗАТОР ПЛОТНОСТИ РАСПРЕДЕЛЕНИЯ

АМПЛИТУД

Анализатор плотности распределения амплитуд относится к специализированным средствм автоматики и вычис- лительной техники, предназначенным для определения вероятностных харак5 теристик случайных процессов в условиях априорно недостаточной информации, например в океанологии, радиофизике и других областях.

Известен цифровой анализатор плотности распределения амплитуд, содержащий аналого-цифровой преобразователь, последовательно соединенный с цифровым дискриминатором, рядом схем

15 совпадений и канальными -счетчиками, а также устройство изменения уровня анализа и матричный коммутатор, соединенные с выходом генератора импульсов ьт.1.

Однако анализатор требует значительных аппаратурных затрат и априорных знаний о классе исследуемых сигналов.

Известен также анализатор с адаптивным выбором диапазона анализа, содержащий устройства выделения и фиксации наибольшего и наименьшего, значений сигнала, соединенные через блоки запоминания с контактными реле режима работы, подключенными через потенциометр и блоку анализа (.2).

Недостатком анализатора является низкое быстродействие и необходимость априорной информации о корреляционных свойствах сигнала для задания шага временной дискретизации.

Наиболее близким по технической сущности к изобретению является цифровой анализатор, содержащий входное устройство (аналого-цифровой преобразователь), соединенное с адресным входом запоминающего устройства, информационные вход и выход котGDQI о подключены соответственно к. выходу и первому входу регистра (сумматора управляющие входы регистра и запоминающего устройства подключены к соот903908

40 ветствующим выходам блока управления (3).

Недостатком предлагаемого анализа затора является необходимость априорного знания корреляционных или частотных свойств исследуемого сигнала для рационального выбора шага временной дискретизации, для чего требуется несколько предварительных этапов вычислений, что снижает =,ûñòðîдействие получения результата обработки.

Цель изобретения — повышение быстродействия за счет уменьшения объема априорной информации о свойствах исследуемого сигнала.

Эта цель достигается тем, что анализатор плотности распределения амплитуд, содержащий аналого-цифровой преобразователь, выход которого подключен к адресному входу запоминающего устройства, у которого информационный вход соединен с выходом сумматора, управляющий вход которого подключен к первому выходу блока управления,б а выход соединен с первым выходом сумматора и выходом анализатора, второй вход сумматора подключен к второму выходу блока управления, введены блок вычитания, регистр, накапливающий сумматор, регулируемый делитель частоты и блок сравнения, причем первый вход блока вычитания подключен к выходу аналого-цифрового преобразователя, второй вход соединен с выходом регистра, а выход - с информационным входом накапливающего сумматора, выход которого подключен к информационному входу регистра и первому входу блока сравнения, выход которого соединен с первым входом регулируемого делителя частоты, выход последнего подключен к управляющему входу аналого-цифрового преобразователя и к входу блока управления, а управляющие входы регистра, накапливающего сумматора, блока сравнения и регулируемого делителя частоты подключены к соответствующим выходам блока управления.

Блок управления содержит триггер управления, выход которого через первый элемент задержки подключен к запускающему входу генератора импульсов, первому входу первого элемента

ИЛИ и управляющему входу счетчика, второй элемент задержки, регистр задания допуска, ключ и коммутатор, содержащий третий элемент задержки, переключающий триггер, четыре элемента И и два элемента ИЛИ, первый выход счетчика подключен ко второму входу первого элемента ИЛИ, а второй выход — к управляющему входу ключа, информационный вход которого соединен с выходом регистра задания допуска, первый вход триггера управления соединен с первым входом переключающего триггера, второй вход которого, вход третьего элемента задержки, первый вход первого элемента И и первый вход второго элемента И подключены к выходу первого элемента ИЛИ, первый выход переключающего триггера, являющийся первым выходом блока управления соединен со вторым входом первого элемента И и первым входом третьего элемента И, а второй выход переключающего триггера подключен к первому входу четвертого элемента И второму входу второго элемента И, выход третьего элемента задержки соеди-. нен с вторыми входами третьего и чет.вертого элементов И, выходы первого и четвертого элементов И подключены соответственно ко входам второго элемента ИЛИ, а выходы второго и третьего элементов И - ко входам тре. тьего элемента ИЛИ, вход блока управпения соединен с информационным входом счетчика и входом второго элемента задержки, выход которого является вторым выходом блока управления, третий и четвертый выходы блока управления подключены соответственно к выходам второго и третьего элементов

ИЛИ, пятый выход блока управления подкпючен к выходу генератора импульсов.

На фиг. E приведена функциональная схема анализатора плотности распределения амплитуд; на фиг. 2 — структурная схема блока управления.

Анализатор содержит аналого-цифровой преобразователь 1, запоминающее устройство 2, сумматор 3, блок ч управления, блок 5 вычитания, регистр б, накапливающий сумматор 7, блок 8 сравнения и регулируемый делитель частоты 9. Информационный вход аналого-цифрового преобразователя 1 является входом анализатора, управляющий вход подключен к выходу регулируемого делителя 9 частоты и входу блока ч управления, а выход соединен с первым входом блока 5 вычитания и адресным входом запоминающего устройства 2. Выход запоминающего устрой5 90330

"тва 2 подключен к входу сумматора 3 и к выходу анализатора, информационный вход соединен с выходом сумматора 3, а управляющий вход подключен к первому выходу блока 4 управления, 5

Второй вход блока 5 вычитания соединен с выходом регистра 6, а выход подключен к выходу накапливающего сумматора 7. Первый вход блока 8 cpas нения соединен с выходом накапливающего сумматора 7 и с входом регистра

6, а выход подключен к первому входу регулирующего делителя частоты 9.

Управляющие входы сумматора 3, регистра 6, накапливающего сумматора

7, олока 8 сравнения и регулируемого делителя 9 частоты соединены с соответствующими выходами блока управления. 20

Блок 4 управления содержит генератор 10 импульсов, счетчик 11, триг гер 12, управления, первый и второй элементы задержки 13 и 14, первый элемент ИЛИ 15,регистр 16 задания до- 25 пуска, коммутатор 17, состоящий из переключающего триггера 18, элементов И 19 и 22, элементов ИЛИ 23 и 24, элемента задержки 2 и группу ключей

26.

Анализатор работает следующим образом.

По команде блока 4 управления устанавливаются в нулевое состояние за-35 поминающее устройство 2, сумматор 3, регистр 6 и накапливающий сумматор 7, а регулируемый делитель 9 частоты устанавливается s начальное состояние.

Предлагаемая вычислительная поо-. щв цедура основана на выполнении следующих условий корректировки параметров обработки случайных сигналов с априори неопределенными свойствами.

На практике экспериментатору известны, как правило, лишь некоторые корреляционные свойства исследуемых сигналов, например, оценка интервала корреляции Го . Поэтому, задавая шаг 5О дискретизации Ьй Ьо, по известным соотношениям определяют требуемый объем некоррелированной выборки для обеспечения заданной статистической точности оценки w(x).

В анализаторе регулирование шага

gt для обеспечения некоррелированности отсчетов осуществляется в виде про. цедуры из следующих операций.

Известно теоретическое тожество

MI (t; ) — M(x(t„. )) 3 О, которое из-за ограниченного объема выборки И / сю на практике не выполняется, т. е. имеется некоторое текущее значение

Поэтому задается мера близости к тождеству b.È 4 0 в виде некоторого порогового напряжения сравнения, Сравнивая в процессе обработки сигнала значения ЬтЕ и 5@ .можно использовать результат их сравнения для корректировки шага выборки Ь t.

Так как при некоррелированной выборке статистическая погрешность определения математического ожидания зависит от дисперсии исследуемого сигнала и от объема выборки, а при кор" релированной выборке еще и от значений (характера) корреляционной функции на интервале дискретизации, то регулируя шаг дискретизации, при заданном объеме выборки обеспечивается некоррелированность отсчетов, благо— даря чему минимизируется статистическая погрешность.

Аппаратурно эта последовательность операций реализуется следующим образом. . Из выборок исследуемого процесса

x(t ), поступающих с выхода аналогоцифрового преобразователя 1 в первом цикле работы с начальной частотой дискретизации, в накапливающем сумматоре 7 формируется оценка среднего значения Й„. Во втором цикле работы л анализатора оценка m> переписывается в регистр 6, накапливающий сумматор

7 сбрасывается в нулевое состояние и по тому же объему выборок в накап" ливающем сумматоре 7 определяется оценка среднего значения грубо центрированного в блоке 5 вычитания сигнала.

По истечении заданного объема еы" борки, оценка среднего значения грубо центрированного сигнала Ь- Е сравнивается в блоке 8 сравнения с заданным пороговым значением Ьи, поступающим из блока 4 управлени... Бсли -1.е 7ЬИ, то блок 8 сравнения формирует команду на уменьшение коэффициента деления регулируемого делителя 9 частоты, благодаря чему увеличится период Д1

903908 запуска аналого-цифрового преобразователя 1 по сравнению с величиной

Qt<, поступающей на регулируемый делитель 9 частоты из блока 4 управления. 5

Одновременно, в каждом цикле обработки запоминающего устройства 2 с помощью сумматора 3 и блока 4 управления формируется оценка плотности расгределения вероятностей w(x) . Эта оценка формируется по классическому алгоритму: каждая очередная выборка вызывает содержимое соответствующей ячейки запоминающего устройства 2, к которому в сумматоре 3 блок 4 уп-. равления добавляет единицу и вновь записыв. ет новое значение в ту же самую я ейку.

После двух таких циклов работы анализатора начинается новый цикл с 20 той лишь разницей, что регулируемый делитель 9 частоты не устанавливается в начальное состояние.

Блок 4 управления работает следующим образом. 25

В начале работы анализатора подается команда "ПУСК", срабатывает триггер 12 управления, "станавливая переключающий триггер 18 в нулевое состояние. Затем через промежуток времени, определяемый элементЬм 13 задержки, устанавливается в нулевое состояние счетчик 11 и производится запуск генератора 10 импульсов. При ,этом, от импульса с выхода элемента

ИЛИ 15 устанавливается;в единичное состояние переключающий триггер 18.

Благодаря этому элементы И 19 и 21 открываются и пропускают соответствен но задержанный и незадержанный импульсы с триггера 12 управления через .элементы ИЛИ 23 и 24 на управляющие входы регистра 6 и накапливающего сумматора 7. В результате происходит обнуление накапливающего сум- матора 7 и запись его содержимого в регистр 6.

После N тактов работы в накапливающем сумматоре 7 сформируется оценка л среднего значения )"., и импульсом с первого выхода счетчика 11. через элемент ИЛИ 1 опрокинется триггер 18.

Благодаря этому откроются элементы

И 20 и 22,и задержанный и незадержанный импульсы поступят теперь уже соответственно на управляющие входы накапливающего сумматора 7 и регистра

6. В результате чего в регистр 6 зал пишется оценка среднего значения п», а накапливающий сумматор 7 обнулится.

Таким образом коммутатор 17 поочередно меняет последовательность управления регистром 6 и накапливающим сумматором 7.

В каждом нечетном цикле триггер

18 вырабатывает команду на обнуление запоминающего устройства 2, в котором в каждом четном цикле формируется . оценка плотности распределения.

После прохождения 2N выборок счетчик 11 импульсом с второго выхода открывает ключ 26, пропуская код порога

6 < с регистра 16 задания допуска на вход блока 8 сравнения.

В каждом такте работы анализатора импульс с элемента 14 задержки прибавляет единицу к содержимому сумматора 3. После подачи команды "Останов" работа анализатора прекращается.

Анализатор работает циклически.

После того, как оценка среднего значения грубо центрированного сигнала

Ь-г станет меньше порогового значения Ьп, полученная в запоминающем устройстве 2 оценка плотности вероятностей может считаться достоверной, так как в этом случае она будет получена по практически некоррелированной выборке.

Следовательно, задавая h g исходя из допустимой погрешности определения оценки плотности распределения и я предположении некоррелированности отсчетов, а затем сравнения значения

h è с b 1 К, получаемом в общем случае при коррелированности отсчетов, в предлагаемом анализаторе производится автоматическое регулирование шага дискретизации исследуемого сигнала, т. е. автоматически учитывается текущая информация о свойствах сигнала.

Формула изобретения

1, Анализатор плотности распределения амплитуд, содержащий аналогоцифровой преобразователь, первый вход которого является входом анализатора,. а выход соединен с адресным входом запоминающего устройства, информационный вход которого соединен с выходом сумматора, а выход подключен к первому входу сумматора и к выходу анализатора, блок управления, первый и второй выходы которого соединены с управляющим входом запоминающего устройства и с вторым входом

9 903908 10 сумматора соответственно, о т л и — задания допуска, первый вход триггера ч а ю шийся тем, что, с целью управления соединен с первым входом повышения быстродействия, в него вве- переключающего триггера, второй вход дены блок вычитания, регистр, накап- которого, вход третьего элемента заливающий сумматор, блок сравнения и s держки, первый вход первого элемента регулируемый делитель частоты, при- И и первый вход второго элемента И чем первый вход блока вычитания сое- подключены к выходу первого элемен,динен с выходом аналого цифрового та ИЛИ, первый выход переключаюпреобразователя, второй вход подклю- щего триггера, являющийся первым выйен к выходу регистра, а выход соеди-1О ходом блока управления, соединен со нен с информационным входом накапли- вторым входом первого элемента И и вающего сумматора, выход которого первым входом третьего элемента И, соединен с первым входом блока срав- а второй выход переключающего тригнения и информационным входом регист- гера подключен к первому входу четра, выход блока сравнения подключен >> вертого элемента И и второму входу к первому входу. регулируемого делите- второго элемента И, выход третьего ля частоты, выход которого соединен элемента задержки соединен с вторыми с выходом блока управления и с управ" входами третьего и четвертого элеменляющим входом аналого-цифрового пре- тов И, выходы первого и четвертого образователя, а управляющие входы ре-20 элементов И подключены соответствен" гистра, накапливающего сумматора, но ко входам второго элемента ИЛИ, а блока сравнения и регулируемого де- выходы второго и третгего элементов лителя частоты подключены соответ- И вЂ” ко входам третье;о элемента ИЛИ, ственно к третьему, четвертому, пя- вход блока управления соединен с интому и шестому выходам блока управ- % формационным входом счетчика и входом ления., второго элемента задержки, выход ко2. Анализатор по п. 1, о т л и — торого является вторым выходом блока ч а ю шийся тем, что блок управ- управления, третий и четвертый выходы ления содержит триггер управления, блока управления подключены соответвыход которого через первый элемент зо ственно к выходам второго и третьего задержки подключен к запускающему элементов ИЛИ, пятый выход блэка упвходу генератора импульсов, первому равления подключен к выходу генерато. входу первого элемента ИЛИ и управля- ра импульсов. ющему входу счетчика, второй элемент Источники информации, задержки, регистр задания допуска, з принятые во внимание при экспертизе ключ и коммутатор, содержащий третий . Иирский Г. Я. Аппаратурное опэлемент задержки, переключающий триг- ределение характеристик случайных гер, четыре элемента И и два элемен- процессов. И., "Энергия", с. 330. та ИПИ, первый выход счетчика под- 2. Авторское свидетельство СССР ключен ко второму входу первого эле-. мв Р 381079, кл. С 06 Г 7/52, 1973. нта ИЛИ а второй выход - к управляю- 3. Курочкин С. С. Иногокамерные

ll щему входу. ключа, информационный вход статистические анализаторы. И., Атомкоторого соединен с выходом регистра издат", 1968, с. 245 (прототип).

90390В Ьюу

%%7

Выл. t

А ЬакуХ

Выл.

Вы

Фиа2

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 125/32

Филиал ППП "Патент", г. Ужгород, ул. Проектная, Составитель В. Фукалов

Редактор Л. Гратилло Техред М.Тепер Корректор М. Пожо