Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

O Il N С A H И Е <и 903985

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социалистических республик (Sl) Дополнительное к авт. сеид-ay¹ 765880 (22) Заявлено 09.02.79 (2I ) 2725810/18-24 с присоедииениек заявки М(23 ) ПриоритетОпубликоваио 07 02.82. Бюллетень М 5

Дата опубликования описания 07.02.82 (53)N. Кл.

G 11 С 27/00

Вкуаарстмниий комитет

СССР ао делам изабретеиий и открытий (53) УД К681.327..66 (088.8) (72) Авторы изобретения

И. Г. Вагнер и В. М. Сидоров (7I ) Заявитель

Новосибирский эпектротехнический инст (54) АНАЛОГОВОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

° Изобретение относится к анапоговой вычиспитепьной технике и может быть испопьзовано в устройствах обработки анапоговой информации, устройствах автоматики, измеритепьной и вычислитель- . ной техники. S

По основному авт. св. N 765880 известно анапоговое запоминаюшее устройство, содержашее вычитаюший и суммируюший блоки, два фиксатора уровня, блок записи, запоминаюший эпемент с разрушаюшим считыванием информации, блок считывания и блок управпения().

Однако известное аналоговое запоминаюшее устройство позвопяет производить топько однократное считывание ин15 формации, что сужает его испопьзование.

Ilera изобретения - повышение точнос» ти устройства при обеспечении многократ ного считывания информации.

Поставпенная цепь достигается тем, что в устройство введены бпок сравнения, цифроаналоговый преобразоватепь, бпок задания масштабного коэффициента и коммутатор, первый вход которого яв-, ляется входом устройства, второй вход подкнючен к выходу цифроанапогового преобразоватепя, третий вход подкпючен к выходу блока управпения, а выход - ко входу бпока вычитания, при этом выход блока управпения подкпючен к первому входу блока задания масштабного -коэффициента, второй вход которого подкпючен к выходу бпока сравнения, первый вход которого подкпючен к выходу бпока считывания, второй «ход - к выходу цифроанапогового преобразователя, входы которого подкпючены к выходам бпока задания масштабного коэффициента, а выход цифроанапогового преобразователя явпяется выходом устройства.

На фиг. 1 приведена бпок-схема устройства; на фиг. 2 — принцип привязки аналоговой вепичииы к эталонному уровню; на фиг. 3 — идеапизироваиная характеристика записи-считывания запоминаюшего эпемента; на фиг. 4 — упрошенная

3 90398 временная диаграмма работы бпока аналоговой памяти.

Устройство (фиг. 1) содержит комму« татор 1, вычитаюший блок 2, суммируюший блок 3, два фиксатора 4 и 5 уровня, блок 6 управпения, блок 7 записи, запоминающий элемент 8, блок 9 считывания, бпок 10 задания масштабного коэффициента, цифроаналоговый преобразова тепь 11, блок 12 сравнения.

Устройство работает следуюшим образом.

Многократное считывание информации в предлагаемом устройстве осушествпяется за счет использования принципа регенерации. Для этого после считывания производится запоминание и преобразова ние считанной информации на некотором буферном устройстве на время регенерации и запись этой информации в запоминаюший эпемент. В качестве буферного запоминаюшего устройства испопьзуется

* цифроанапоговая система, состояшая иэ блока 10 задания масштабного коэффициента, цифроанапогового преобразоватепя

11 и бпока 12 сравнения.

Апгоритм работы аиапогового запоминающего устройства в режиме регенера» ции закпючается в спедуюшем. Паспе первого разрушающего считывания осушествпяется привязка считанной анапоговой уепичины к этапонному уровню (квантование по уровню) и производится запись этого уровня в запоминаюший эпемент с заданной точностью. Однако при этом

35 возможно накопление ошибки по мере увеличения чисца считываний, объясняемое спедующими причинами.

Пусть в запоминакапий элемент записана аналоговая вепичина, уровень кото40 рой находится между разрешенными уров» нями Х(и )((„(фнг. 2а). При первом считывании осушествпяется привязка к уровню Х и запись этого уровня с опреде пенной погрешностью. Еспи записанный

45 при регенерации уровень окажется хотя бы на незначительную вепичину меньше уровня X(,то при втором считывании произойдет привязка к уровню")((„и запись этого уровня. При третьем считывании произойдет привязка к уровню )(и т.д., 50 т.е. происходит накоппение ошибки. Еспи же.при записи какого-либо уровня, к примеру К > ошибка будет иметь другой знак,,т.е. записанный уровень превысит на некоторую величину значение )(., то накоппе-Р5 ния ошибки не происходит. Учитывая. что в процессе работы возможны ошибки обоих знаков и, спедоватепьно, возможно

5 4 накоппение ошибки, работа устройства строится следующим образом.

Поспе привязки считанной анапоговой вепичины к этапонному уровню 1 к нему добавляется поповина шага квантова - ния по уровню и производится запись сигнапаХ = -(фиг. 2б). В результате

4 этого, еспи ошибка пюбого знака не пре» вышает поповины шага квантования по уровню, что обеспечивается правильным выбором этого шага, не происходит накоппения ошибки при неограниченном чис»це считываний.

Дпя записи информации в режиме регенерации испопьзуется импупьсная отрицатепьная обратная связь, которая позвопяет контронировать процесс записи и производить ее с требуемой точностью. . Весь интервап времени регенерации состоит из нескопьких временных отрезков, дапее называемых цикпами, каждый из которых состоит нэ двух тактов: разрушаюшего считывания и записи информации. При этом работа устройства описывается системой непинейный разностных уравнений

-К 5$(j) 30 ((1) Вьй(o) вых(4) (1) вых(() f зп И-e) прн начальных усповиях „(o) = "алых(о) где =1,2,3, "eve(o) значение выходного сигнала при нервом считывании в нулевом цикне, преобразованное цифроаналоговой системой.

Предположим, что исходное состояние запоминаюшего эпемента 8 соответствует некоторому значению входной аналоговой вепичин, записанной в предыдушем процессе работы (рабочая точка в попожении 1 на фиг. 3).

Пусть в нупевом цикпе, в момент времени t на вход бпока 6 управления поступает импупьс запуска считывания (фиг. 4а). Блок 6 управпения формирует импупьс (фиг. 44), поступаюший на третий вход коммутатора 1, который подключает выход преобразоватепя 11 к первому входу вычитаюшего бпока 2 на время регенерации. Одновременно с этим блок 6 управления вырабатывает импупьс (фиг. 4f ), поступаюший на второй вход блока 9 считывания и в интервапе1„-t> производится раэрушаюшее считывание информации с эапоминаюшего эпемента

8. При этом его рабочая точка перемешается в положение 2 на фиг. 3.

Блок 9 считывания формирует выходной сигнал Хвщ< (о) (фиг. 4и), установив5 903985 6 шееся значение кото oro авно (в и р р о (преде- онапьна} значению выходного сигнапа фик пах заданной точности) записанной ранее сатора 5 уро уровня, и производится первая анапоговой вепичине. По окончании пера- запись в запом аю и ходного процесса в блоке 9 считывания, этом его рабочая точка перемешается в с момента времени 1, блок 6 управце- 5 попожение 3 на фиг 3. Одновременно с этим блок 6 управления формирует иь пупьсов (фиг. 4r)), цоступаюшую на вход пульс (фиг. 4 ), поступающий на третий бпока 10 задания масштабного коэффици- вход фиксатора 4 уровня, который в ин ента,котороэ обеспечивает подкпючение, тервапе t -t отспежив е и ь отспеживает и с момента таких весовых коэффициентов цифроанапо- >0 времени tq запоминает значение записыгового преобразоватепя 11, чтобы на его ваемой.в данном цикпе величины (фиг. 4> ). выходе сформировался сигнап)r< r(o) ow Поскопьку характеристика записи-счипичаюшийсЯ от считанного сигнапа Х5Ых(О) тываниЯ запоминающего элемента 8 сУ на вепичину, не превышающую значения шественно непинейна (фиг. 3), его сосигнапа мпадшего веса (разряда). Таким 15 стояние после первой записи не соотвеч образом, осуществпяется привязка очи- ствует требуемому (рабочая точка на таиной вепичиных ы (о) к этапонному уров- фиг. 3 должна быть в попожении .). Это нюХ арык(о), т.е. квантование цо уровню. несоответствие устраняется в поспедуюВ момент времени окончания процесса ших цикпах работы устройства. квантования tg,опредепяемый бпоком 20 В первом цикле, в такте считывания, 12 сравнения, на его выходе формирует- производится разрушающее считывание ся импульс (фиг. 4р), поступающий на записанной в нупевом цикле вепичины. второй вход блока 10 задания масштаб- "При этом рабочая точка запоминающего ного коэффициента. flog действием этого эпемента (фиг. 3) перемешается иэ попоимцупьса к выходному сигнапуXagr(o) циф-25 жения 3 в попожение 2. Блок 9 считывароанапогового преобразоватепя 11 добав- ния формирует выходной сигнап (фиг.4и), пяется 1/2 часть сигнапа младшего ве- который сравнивается с сиги х алом 5Ы(@) ,са (разряда) и на его выходе формирует- пифроанапогового преобразоватепя 11. ся сигнап Х ы (,),который остается неиз- Вычитаюший блок 2 выденяет сигнап менным до конца процесса регенерации 30 ошибк Ыq= () (фиг. 4к), соройство в этом режиме. ответствующим сигнапу записи в предыВ момент времени Ф бпок 6 управпе- душем цикпе. По окончании переходных ния вырабатывает импупьс (фиг. 4e), по-З5 процессов в бпоке 9 считывания, вычиступаюший на второй вход первого фикса« тающем 2 и суммирующем 3 блоках фиктора 4 уровня, который в интервале 1 -Й сатор 5 уровня в интервапе времени устанавпивается в нупевое состояние t -t отслеживает и с момента времени

8 (фиг. 4 г),; запоминает до спедуюшего цикпа сигВ интервапе 1 "tq вычитаюший бпок 2 <0 нап, поступающий с выхода суммируюшеформирует выходной сигнал (фиг. 4 ), го бпока 3 (фиг. 4С). равный разности выходных сигнапов циф- В такте записи под действием импупьроанапогового преобразователя 1 1 и бпо- са, поступающего с бпока 6 управпения ка 9 считывания. Суммирующий бцок 3 (фиг. 4е), блок 7 записи формирует производит сложение этой разности с вы- 5 сигнап записи X3r,(q) Х<р ффиг. 4ь }, и ходным сигнапом первого фиксатора 4 производится вторая запись в запоминауровня (фиг. 4к). ющий элемент 8. При этом его рабочая

В момент времени, блок 6 управпе- точка перемешается в положение 4 ния вырабатывает импупьс (фиг. 4в), по- (фиг. 3). Одновременно с этим фиксатор ступающий на второй вход второго фикса 4 уровня отслеживает н запоминает (фиктора 5 уровня, который в интервапе 1„"t5 снрует) значение сигнала, соответствуюотслеживает и с момента 15 запоминает шее сигналу записи в этом цикле, т.е. значение сигнала на его первом входе Xcp„(g) =X („) go спедуюшего никла (фиг. 41} до следующего цикла. (фиг. 4г).

В момент времени 5 бпок 6 управпе- . Если состояние запоминающего эле55 ния формирует импупьс (фиг. 4е), посту- мента 8 после второй записи не соответпаюший на второй вход блока 7 записи, ствует требуемому (как это имеет место вырабатывающий сигнап записи (фиг. 4 ), в рассматриваемом примере на фиг. 3), амплитуда которого равна (ипи пропорци- то во втором пикпе вновь возникает сиг903985 нал ошибки, с учетом которого производится третья запись, причем работа всех элементов устройства во втором и всех . последующих циклах происходит так же, как и в первом цикле. 5

Процесс регенерации продолжается до тех пор, пока величина ошибки не станет меньше заданной (для примера, приведенного на фиг. 3 и 4, процесс регенерации заканчивается в третьем цикле). о

По окончании процесса регенерации олок 6 управления формирует импульс сброса (фиг. 4h), поступающий на вход блока 10 задания масштабного коэффициента и устанавливающий его в исход- 15 ное состояние. Одновременно с этим заканчивается импульс, поступающий с блока 6 управления на третий вход коммутатора 1, который теперь подключает первый вход вычитаюшего блока ко входу ро устройства, подготавливая возможность записи новой информации.

Таким образом, в аналоговом запоминающем устройстве вновь хранится в пределах требуемой точности записанная ве» 2з личина, и устройство готово к очередному считыванию ипи к записи новой информации.

Следует отметить, что считанная аналоговая величина может быть снята с вы-Зо хода блока 9 считывания в интервале вре» мени t - t либо с выхода цифроаналогового преобразователя 11 с момента времени 4q до конца процесса регенерации.

Кроме того, с выхода блока задания масштабного коэффициента может быть использован цифровой эквивалент (код) считанной величины для ее дальнейшей обработки в цифровом виде. Количество разрядов цифроаналогового преобразовате- 4О ля 11 определяется требуемой точностью регенерации информации.

Предлагаемая схема остается неизменной, если речь идет об аналоговом запоминающем устройстве, содержащем 4 множество запоминающих элементов. При этом добавляется требу-емое количество запоминающих элементов и устройство выборки соответствующего элемента при считывании.

Алгоритм работы устройства в режиме регенерации остается таким же в случае, если запоминающий элемент 8 имеет симметричную относительно начала координат характеристику записи — считывания, т.е. если он позволяет запоминать аналоговые величины обоих полярностей.

Количество циклов М, определяющих время регенерации в предлагаемом устройстве зависит от вида характеристики записи-считывания запоминающего эпеменута 8 и требуемой точности регенерации.

Таким образом, предлагаемое устройство позволяет обеспечить многократное (практически неограниченное) считывание информации без накопления ошибки.

Форму па изобретения

Аналоговое запоминающее устройство по авт. св. М 765880, о т л и ч а юш е е с я тем, что, с целью повышения точности устройства при обеспечении многократного считывания информации, в него введены блок сравнения, цифроаналоговый преобразователь, блок задания масштабного коэффициента и коммутатор,первый вход которого является входом устройства, второй вход подключен к выходу цифроаналогового преобразователя,третий вход подключен к выходу блока управления,а выход-ко входу блока вычитания,при этом выход блока управления подключен к первому входу блока задания масштабного коэффициента, второй вход которого подключен к выходу блока сравнения, первый вход которого подключен к выходу блока считывания, второй вход-к выходу цифроаналогового преобразователя, входы которого подключены к выходам блока задания масштабного коэффициента, а выход цифроаналогового преобразователя является выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 765880, кл. Ь 11 С 27/00, 1979 (прототип).

ut Ь1 уц г ц

903985

ВНИИПИ Заказ 134/36 Тираж 623 Подписное

Филиил ППП "Патент, г. Ужгород, ул. Проектная, 4