Устройство для тестового контроля блоков радиоэлектронной аппаратуры

Устройство для тестового контроля блоков радиоэлектронной аппаратуры

Иллюстрации

Показать все

Реферат

 

ОП NCAHHE

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<н90588? (61) Дополнительное н авт. свид-ву (22) Заявлено 300580 (21) 2931398/18-21 ($1) М. Кп.з

G R 31/28 с присоединением заявки Ио (233 Приоритет

Государственный коМитет

СССР по делам изобретений н открытий (33) УДК б 21. 317. .799 (088;8) Опубликовано 1 50282 Бюллетень М 6

Дата опубликования описания 15.02.82 (72) Авторы изобретения

Е.И.Николаев и Н.З.Храпко

1О

25

Изобретение относится к контрольно-измерительной технике .и.может быть использовано для контроля блоков радиоэлектронной аппаратуры.

Известно устройство для тестового контроля цифровых узлов ЦВМ, содержащее блок памяти, блок ввода, регистр тестов, схемы сравнения, индикаторы и формирователи входных сигналов (1).

Недостатком известного устройства является низкое быстродействие при контроле цифровых блоков, содержащих большое число однотипных ячеек, например полупроводниковых многоадресных оперативных запоминающих устройств. Низкое быстродействие обусловлено большими затратами времени на задание программы контроля, состоящей из большого числа одинаковых программ для каждой из цифровых ячеек памяти, задаваемых по разным адресам ячеек.

Наиболее близким техническим решением к изобретению является устройство для контроля цифровых узлов, содержащее блок ввода, блок памяти, регистр настройки, коммутатор входов и выходов, блок сравнения и блок управления, причем первый вход блока ввода соединен с первыми входами блока памяти и регистра настроГки, второй вход — с первым входом блока управления, первый, второй и третий выходы которого соединены со входом блока ввода, вторым входом блока памяти и.вторым входом регистра настройки соответственно, выход блока памяти соединен с первыми входами блока сравнения и первого коммутатора входов и выходов, второй вход которого подключен к выходу регистра настройки, выход — к второму входу блока сравнения и выводу контролируемого блока, а выход блока сравнения соединен со вторым входом блока управления (2).

Недостатком этого устройства является низкое быстродействие при контроле блоков, состоящих из однотипных цифровых ячеек, имеющих однородную структуру, тестовую программу которых можно представить в виде общей многократно повторяющейся части-программы контроля одной ячейки и переменной, меняющейся от цикла к циклу части-программы управления, адресующей программу контроля.

Цель изобретения — повышения быстродействия устройства.

905887

Поставленная цель достигается тем, что в устройство для тестового контроля блоков радиоэлектронной аппаратуры, содержащее блок ввода, соединенный первым входом с первыми входами блока памяти и регистра настройки, вторым — c первым входом блока управления, первый, второй и третий выходы которого подключены ко входу блока ввода, ко второму входу блока памяти и второму входу регистра настройки соответственно, выход блока памяти соединен с первыми входами блока сравнения и первого коммутатора, второй вход которого соединен с выходом регистра настройки, выходы — с выводами контроли- 15 руемого блока и со вторым входом блока сравнения; выход которого соединен сО вторым входом блока управления, введены счетчик, второй коммутатор, дешифратОр, задатчик адре- Щ сов, программный блок, блок контактных элементов, регистр адреса, соединенный своим выходом с третьим входом первого коммутатора, а входами — с первыми выходами дешифратора, ц второй выход которого соединен с третьим входом блока управления, входы — с выходами второго коммутатора, первый и вторые входы которого соединены соответственно с выходом блока контактных элементов и выходами счетчика, соединенного входом с четвертым выходом блока управления вход блока контактных элементов соединен с первым выходом программного блока, соединенного вторым выходом и входом с входом и выходом задатчика адресов соответственно.

Иа фиг. 1 приведена блок-схема устройства для тестового контроля блоков радиоэлектронной аппаратуры; 40 на фиг. 2 - временные диаграммы.

Устройство для контроля блоков 1 содержит блок 2 ввода, блок 3 памяти, регистр 4 настройки, коммутатор 5 входов и выходов, блок 6 сравнения, :лок .7 управления, счетчик 8, коммутатор 9, содержащий гнезда 10=1-10=nF дешифратор 11, содержащий первый

12 и вторые 13=1-13=n элементы И, регистр 14 адреса, задатчик 15 адресов, программный блок 16, блок 17 контактных элементов. На фиг. 2 приведены временные диаграММы на выходах вторых 13= 1-13=n элементов

И дешифратора 11 для разных типов проверяемых блоков. Блок 2 ввода предназначен для ввода с перфоленты тестовой информации, информации о входных (выходных) контактах и командной информации. Блок 3 памяти предназначен для хранения и выдачи 60 тестовой информации. Регистр 4 настройки, разрядность которого равна числу выводов контролируемого блока 1, служит для управления коммутатором 5, осуществляющим передачу сигналов на входы контролируемого блока 1. Блок 6 сравнения предназначен для сравнения кодов эталонов с сигналами на выводах контролируемого блока. Блок 7 управления организует работу всех блоков устройства, т. е. управляет записью информации из блока 2 ввода в блок 3 памяти и регистр 4 настройки, управляет работой счетчика 8, который служит для получения информации о номере цикла программы контроля.

Коммутатор 9, содержащий коммутационные гнезда 10=1-10=n обеспечивает перестройку программы управления пои переходе от ogF oFQ типа контролируемого блока к другому. дешифратор 11 с помощью первого элемента И 12 формирует сигнал, управляющий остановом контроля на заданном номере цикла программы контроля, а с помощью вторых элементов И .обеспечивает формирование информации программы управления, меняющейся от цикла к циклу.

Регистр 14 адреса предназначен для передачи .информации программы управления с дешифратора. 11 через коммутатор 5 на адресные входы контролируемого блока 1, а задатчик 15 адресов, выполненный, например, в виде тестовых таблиц — для записи программы управления. Программный блок

16 обеспечивает установку контактирующих штырей из блока 17 контактных элементов в гнезда 10=1-10=n коммутатора 9 в соответствии с адресами контактов, полученными с задатчика 15.

Устройство работает следующим образом.

Контроль блока 1 осуществляется с помощью программы, состоящей из последовательности элементарных тестов, разрядность которых равна числу выводов контролируемого блока 1.

Каждый элементарный тест включает в себя входные стимулы и эталоны выходных реакций. Входные стимулы совокупность сигналов, одновременно подаваемых на входные выводы, поступают к ним двумя путями: первая часть стимулов, касающаяся программы контроля, поступает из блока

3 памяти через коммутатор 5, вторая часть стимулов, касающихся программы управления, поступает на блок

1 с регистра адреса 14 через коммутатор 5.

Перед началом работы блок 16 в соответствии с тестовой таблицей задатчика 15 адресов, установкой штырей из блока 17 в гнезда 10=110=n коммутатора 9 настраивает программу управления, поступающую в блок 1 через вторые выходы элемента И 13=1-13=n дешифратора 11, через регистр адреса 14 и коммутатор 5. Аналогично блок 16 настраивает с помощью коммутатора 9 первый

905887 элемент И 12 на номер теста, на котором следует произвести останов контроля.

Командная информация из блока 2 ввода поступает в блок 7 управления и включает команды Начало, Запись 1, Запись 2, Проверка и Конец . По команде Начало блок 7 устанавливает все блоки устройства в исходное состояние. По команде Запись 1 в регистр 4

10 записывается информация о входных выводах контролируемого блока 1. По команде Запись 2 тестовая информация записывается в блок 3 памяти. По команде Проверка блок 7 начинает считывание информации из 15 блока 3. Очередной элементарных тест поступает на первые входы коммутатора 5, который выделяет стимулы из элементарного теста и подает их на первую группу входов контролируемо- 20

ro блока 1, относящуюся к программе контроля. Работой коммутатора 5 управляет регистр 4, в котором хранится информация о входных контактах проверяемого блока. Перестраиваемый д коммутатор 9 с помощью дешифратора

11 преобразует информацию со счетчика 8 и через регистр адреса 14 и вторые входы коммутатора 5 подает ее на вторую группу входов контролируемого блока 1, относящуюся к программе управления. Блок б сравнения осуществляет сравнение эталонной информации блока 3 памяти с сигналами на внешних выходах проверяемого блока. В случае несравнения блок б выдает в блок 7 управления сигнал, осуществляющий останов контроля на этом тесте. При сравнении блок 7 осуществляет вывод из блока 3 очередного элементарного теста. По ко- 40 манде Конец блок 7 добавляет в счетчик 8 единицу. Новая информация со счетчика 8 после преобразования на коммутаторе 9 и дешифраторе 11 обРазУет новый адрес, по котоРомУ 45 реализуется следующий цикл программы контроля. В конце контроля первый элемент И 12 в соответствии с настройкой коммутатора 9 вырабатывает сигнал, осуществляющий останов контроля через блок 7 управления.

Настройка дешифратора 11 с помощью коммутатора 9 определяется структурой адресной части контролируемого блока 1. На фиг. 2а показан 55 случай настройки (диаграмма на выходах элементов И 13), когда на адресной части входов блока 1 в его .составе имеется дешифратор и на его входы необходимо подать сигналы не- Я посредственно с единичных плеч первого, второго, третьего и т. д. Разрядов счетчика 8. Для этого на поле коммутатора 9 устанавливают штыри в гнезда, через которые проходят связи у с единичного плеча первого разряда счетчика с первым элементом 13-1, с единичного плеча второго разряда со вторым элементом 13-2 и т. д.

На фиг. 26 показан случай настройки коммутатора 9, когда в адресной части блока 1 отсутствует дешифратор и одновременно может быть возбуждена только одна входная шина.

Это означает, что каждый из элементов 13=1-13=n настраивается на коды счетчика 8 000...0, 100...0, 010...0, 110...0 и т. д. Для этого для первого элемента И 13-1 устанавливают штыри в гнезда 10=1-10=n через которые проходят связи его с нулевыми плечами триггеров счетчика 8, для второго элемента И 13 =

=2 — в гнезда, через которые проходят связи его с единичным плечом первого разряда и с нулевыми плеча-. ми остальных разрядов и т. д.

На фиг. 2в показан случай настройки коммутатора, когда на адресной части входов блока 1 в его составе имеется матричный дешифратор.

Таким образом, использование счетчика 8, коммутатора 9, дешифратора

11 задатчика адресов 15, программного блока 1б, блока контактных элементов 17, регистра адреса 14 позволяет расширить область применения устройства за счет контроля блоков с различным типом адресации ячеек и повысить его быстродействие за счет возможности оперативной перестройки программы управления при переходе от одного типа контролируе,мого блока 1 к другому. Кроме того, введение счетчика 8, дешифратора 9 и регистра 14 позволяет задавать программу контроля с блока 2 однократно, а адреса ячеек формировать с помощью быстродействующих элехт- . ронных устройств, что исключает необходимость относительно медленно- го ввода каждого адреса и многократного ввода по каждому адресу одной и той же программы контроля и дополнительно повышает быстродействие устройства.

Формула изобретения

Устройство для тестового контроля блоков радиоэлектронной аппаратуры, содержащее блок ввода, соединенный первым входом с первыми входами блока памяти и регистра настройки, вторым — с первым входом блока управления, первый, второй и третий выходы которого подключены ко входу блока ввода, ко второму входу блока памяти и второму входу регистра настройки соответственно, выход блока памяти соединен с первыми входами блока сравнения и первого коммутато905887 ра, второй вход которого соединен с выходом регистра настройки, выходы с выводами контролируемого блока и со вторым входом блока сравнения, выход которого соединен со вторым входом блока управления, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены счетчик, второй коммутатор, дешифратор, эадатчик адресов, программный блок, блок контактных элементов, регистр адреса, соеди ненный,своим выходом с третьим входом блока управления, входы — с выходами второго коммутатора, первый и вторые входы которого соединены соответственно с выходом блока контактных элементов и выходами счетчика, соединенного входом с четвертым выходом блока управления, вход блока контактных элементов соединен с первым выходом программного блока, соединенного вторым выходом и входом с входом и выходом задатчика адресов соответственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 618742 кл. G 06 F 11/04, 1978.

2. Авторское свидетельство СССР

Р 498619, кл. G 06 F 11/00, 1976 (прототип).

905887

Составитель В. Дворкин

Редактор К Волощук Техред М.Гергель Корректор Г. Назарова

Заказ 386/68 Тираж 718 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная. 4