Преобразователь постоянного напряжения в многоступенчатое квазисинусоидальное

Преобразователь постоянного напряжения в многоступенчатое квазисинусоидальное

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалмсткческкх

Республик (ii>90 5962 (б1) Дополнительное к авт. свид-ву (22) Заявлено 10)3380 (21) 2892188/24-07 с присоединением заявки Hо (23) Приоритет

Опубликовано 1502182. Бюллетень Мо6

Р1 М К, з

Н 02 М 7/48

Н 02 P 13/18

Государственный комитет

СССР по делам изобретений и открытий (33) УДК 621. 314. .572 (088.8) Дата опубликования описания 15.02.82

Киевский ордена Ленина политехнический инст тут:. нм. 50-летия Великой Октябрьской социалистиИсттой-= революции (72) Авторы изобретения

В.И. Сенько, В.С. Смирнов, В.А. Скаржепа, Ю.К.Торопчинов и H.Н.Демченко (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ

В МНОГОСТУПЕНЧАТОЕ КВАЗИСИНУСОИДАЛЬНОЕ

Изобретение относится к преобразовательной технике и может быть использовано в прецизионном частотнорегулируемом электроприводе, а также в качестве исполнительных органов

АСУ, прецизионных станков с ЧПУ, автоматических манипуляторов. В этих случаях к приводу предъявляется ряд специфических требований, что обуславливает целесообразность использования .преобразователей с (АИМ) амплитудно-импульсной модуляцией выходного напряжения по сравнению с широтиоимпульсной модуляцией (ШИМ) . Предпочтительность AHN в точной аппаратуре магнитной записи обоснована в (1).

Известны преобразователи постоян,ного напряжения в переменное, содер- жащие блок управления и блок силовых ключей и позволяющие формировать и стабилизировать квазисинусоидальное напряжение с определенным гармоническим составом (2) — (8).

К недостаткам преобразователя (2) относятся невозможность регулирования частоты. выходного напряжения в широком диапазоне и невозможность получения низких и инфранизких частот выходного напряжения, что иногда необходимо в устройствах прецизионного . электронривода, так .как инверторные ячейки имеют трансформаторный выход.

Кроме того, точность стабилизации квазисинусоидального напряжения преобразователя находится в прямой зависимости от числа инверторных ячеек, что приводит к резкому ухудшению массо-габаритных показателей при по-: вышенной точности стабилизации. Стабилизация выходного напряжения (3) осуществляется путем измерения величины напряжения основной гармонической составляющей выходного напряжения и запоминания этой величины на время следующего периода, в котором поступившее воздействие отрабатЫвается блоком управления. Таким образом возмущающее воздействие отрабатывается установкой. лишь через период выходного напряжения, что приводит к существенному снижению быстродействия и точности стабилизации напряжения. Кроме того, задержка отработки возмущающего воздействия на величину периода выходного напряжения неизбежно приводит к искажению формы выходного квазисинусоидального напряжения, т.е. ухудшению его гармонического состава, что имеет место, например, при сбросе и набросе на905962 грузки при пусковых режимах.К недастат кам преобразователей (4) — (8) следует отнести сравнительно низкое быстродействие стабилизации напряжения вызванное необхоцимастью выделеР ния основной гармоники выходного напряжения и использования ее для получения пропорционального ей напряжения, сравниваемого с эталонным нап яжением, что.возможно только па окончании по меньшей мере одного периода выходного напряжения. Недостат— ком таких преобразовательных устра ств я и являются также непостоянство гармонического состава выходного напряжения при регулировании в широких пределах его частоты или при изменении тока нагрузки, Изменение гармонического состава напряжения может быть недопустимо большим, например, для прецизионного многоскоростного частотно-регулируемого электрапривода при пусковых режимах. Это обусловлено значительным влиянием формы кривой напряжения питания двигателя на величину колебаний мгновенной скорости вращения двигателя, являющейся одним из параметров такого привода. Применение на выходе системы фильтров для подавления высших гармоник и использование принципа слежения за формой выходного сигнала также далеко не всегда целесообразно, так как в системе преобразователь — двигатель может возникнуть явление конденсаторного самовозбуждения, которое проявляется или в виде устойчивых автоколебаний, или в застревании двигателя на скорости, не соответствующей частоте напряжения питания, чта совершенно недопустимо, Наиболее близким по технической сущности является устройства, содержащее суммирующий и инверторный блоки с управляемыми ключевыми элементами, блок управления, а также последовательна соединенные измерительный выпрямитель и аналого-цифровой блок (9), Однако это устройство характеризуется недостаточно высоким быстро- . действием и точностью стабилизации, обуславливаемые задержкой отработки возмущающего воздействия. Эадержка зта объясняется тем, что возмущающие процессы конечны ва времени, т.е. имеют определенную длительность, а система стабилизации осуществляет поразрядное сравнение, выработку ошибки и преобразование ее в соответствующий диод, подаваемый на входы суммирующего блока. Таким образом, для отработки определенного возмущающего воздействия система должна совершить несколько циклов па контуру стабилизации, пока выработанный ею код не компенсирует возмущающее воздействие. Недостатком устройства является также непостоянство гармонического состава выходного напряжения в динамических режимах работы преобразователя, например, при пусковых режимах, вызванное задержкой отработки возмущающего воздействия на часть периода выходного напряжения. Кроме того, данная структура, функционируя по принципу уравновешивания, может выходит за предео лы области устойчивости, т.е. может быть структурно-неустойчивой.

Цель изобретения — повышение быстродействия и точности стабилизации при павыаенном качестве выходного напряжения.

Поставленная цель достигается тем, чта в схему преобразователя постоянного напряжения в переменное, содержащую последовательно соединенные суммирующий и инверторный блоки с управляемыми ключевыми элементами, блок управления этими ключевыми элементами, а также последовательно соединенные измерительный выпрямитель, входом подключенный к выходу инвер- . торного блока, и аналого-цифровой блок, причем суммирующий блок выполнен в виде М последовательно соединенных па выходу силовых ячеек, каждая .из которых представляет собой замкнутую цепь из последовательно включенных источника напряжения и двух ключевых элементов, силовые электроды одного из которых образуют выходы ячейки, введен цифровой сумматор-вычитатель с М выходами, одним из информационных входов под; ключенный к выходу аналого-цифровога блока„ другой его информационный вход соединен с выходом блока управ— ления, а его выходы связаны с М управляющими входами соответствующих ключевых элементов упомянутого суммирующего блока, На фиг.1 приведена функциональная блок-схема преобразователя на фиг.2 — пример реализации суммирующего блока; на фиг.3 — пример реализации блока управлениями на фиг.4 пример выполнения схемы сравнения кодов; на фиг.5 — пример реализации цифрового сумматора-вычитателя на фиг.б — эпюры напряжения, иллюстри.рующие импульсы управления ключевыми элементами К 1» — К Л и К вЂ” К (, суммирующего блока. функциональная блок-,схема преобразователя (фиг.1) содержит блок управления 1, один из выходов которого связан с управляющими входами инвертирующего блока 2, силовой суммирующий блок 3, выход которого соединен с силовым входом инвертара 2, последовательно соединенные измерительный выпрямитель 4 и аналого-цифровой блок (AIIE) 5, причем вход вы9059б2 прямителя 4 подключен к выходу инвертора 2, а также цифровой сумма тор-нычитатель б с M выходами, информационными входами подключенный к выходам блока управления 1 и АЦБ 5, а M выходами связанный с управляющими входами суммирующего блока 3.

Выход инвертора 2 является выходом преобразователя.

На цифровом выходе Х блока управления 1 формируется двоичный параллельный многоразрядный код, в любой момент времени соответствующий величине аппроксимированной синусоиды.

Однако величина выходного квазисинусоидального напряжения может и не соотнетствонать этому управляющему коду по причине, например, флук туации питающего напряжения.

Преобразователь работает следующим образом.

Квазисинусоидальное напряжение с выхода инвертора 2 после выпрямления в блоке 4 поступает на вход аналогоцифрового блока 5, где преобразуется в двоичный многоразрядный код У ° Код соответствует величине реального выходного напряжения. Одновременно на выходе блока управления 1 формируется двоичный многоразрядный код соответствующий требуемому выходному напряжению. Коды Х и Y поступают на входы цифрового сумматоранычитателя б, который реализует операцию 2Х-Y. На выходе сумматора-вычитателя б формируется код, управляющий ключевыми элементами К 4 — К g и К вЂ” К @ суммирующего блока (фиг.2) . Например, при увеличении питающего напряжения, т. е. при увеличении выходного квазисинусоидального напряжения, код Y превысит код

Х на величину Y-Х. Таким образом, для поддержания выходного напряжения неизменным необходимо из кода Х вычесть Y-Х, т.е. Х-(-Х)=X+X-Y=

=2Х-Y

При уменьшении выходного напряжения код Y меньше кода Х на величину

Х-У, т.е. для стабилизации необходимо к коду Х прибавить X Y.:

Х+(Х-Y)=X+X-У=2Х-У °

Таким образом, цифровой суьматорвычитатель, реализующий операцию

Х+Х-Y=2X-У, будучи установленным в цепи отрицательной обратной связи, обеспечинает стабилизацию выходного напряжения.

Величины напряжений источников питания U « U@,..., U „ a суммирующем блоке выбираются пропорциональными весам двоичных разрядов управляющего кода.

Блок управления 1 осуществляет формирование сигналов управления работой силовых ключей суммирующего блока 3 и инвертора 2 в виде двоичного параллельного многоразрядного кода. Блок управления включает (фиг.3) в себя задающий генератор 7, счетчик длительности ступеней 8, программируемое эапоминающее устройство (ПЗУ) 9, реверсивный счетчик управления ключами сумматора 10, триггер-(Т) управления реверсивным счетчиком 11, триггер управления ра- ботой иннертора 12) схему сравнения кодов 13, а также логические схемы

И, ИЛИ, НЕ, необходимые для функционирования блока управления, ?ИУ 9 со держит числа, записанные в двоичном коде, которые соответствуют длительностям ступеней выходного квазисинусоидального напряжения. В качестве

ПЗУ может использоваться микросхема К505РР1 (программируемое постоянное запоминающее устройство), облардающая возможностью стирания и хранения информации при отсутствии питания, или микросхема К505РЕЗ.

Схема работает следующим образом.

65 пульс переполнения счетчика 10 с выхода +Р опрокидывает триггер 11 и задним фронтом через сборку 15 вычитает единицу из счетчика. Таким образом, после формирования первой половины верхней ступени выход схеС момента времени, когда в счетчиках 8 и 10 записаны нулевые коды, р а Т 11 находится в состоянии 1

I на выходе ПЗУ установлен код, выбираемый по адресу 0 и соответствующий длительности нулевой ступени. С выхода генератора на счетный вход счетчика 8 непрерывно поступают импульсы опорной частоты. При наборе в счетчике 8 кода, соответствующего длительности первой ступени, сигнал с выхода схемы сравнения кб35дон.Зчерезокрыусхеусовпа дения 14 поступает на суммирующий вход реверсивного счетчика 1. При этом изменяется его состояние на 1 и обнуляется счетчик 8. Изменение состояния счетчика 10 вызы40 вает изменение информации на выходе

ПЗУ 9, которая теперь соответствует длительности первой ступени, а также вызывает включение источника V4 в сумматоре 3. Счетчик длительности

45 ступеней 8 понторно заполняется импульсами генератора 7 до того момента, пока не произойдет набор кода, соответствующего длительности первой ступени, поступающего с II3V 9. Ана50 логично происходит формирование управляющего кода реверсивного счетчика 10 для всех последующих ступеней первой четверти периода, за исключением верхней ступени. В ПЗУ записывается число, соответствующее половине длительности верхней ступени.

При наборе этого кода н счет Тике 8 импульс со схемы сравнения 13 пере,полняет реверсивный счетчик 10 (его состояние становится 000...0). Иммы сравнения оказывается подключен— ным к вычитающему входу счетчика 10, а его состояние определяется как

111...1, т,е. с выхода ПЭУ подается код, соответствующий длительности половины верхней ступени. При наборе в счетчике 8 кода, соответствующего половине нерхней ступени, импульс с выхода схемы сравнения 13 поступает на нычитающий вход счетчика 10 и уменьшает его состояние на единицу !О и т.д. При переходе счетчика 10 через 0 происходит опрокидывание триггеров 11 и 12 и аналогично формируется отрицательная полунолна выходного напряжения. Триггер 12 предназначен для управления работой клю!

5 чей инвертора 2.

iIa фиг . 4 представле н вариант ис— полнения схемы сравнения кодов 13 ра зрядност вю 14 с поразрядным срав не— нием. 20

Бхоцпыми сигналами А,1,А,...,A <.q, c< è В, II«..., II q, Вм этой схемы являются выходные сигналы триггера 8

ПЭУ 9 соответственно.

На фиг.5 — пример схемной реализации цифрового сумматора-вычитателя б. Индексами (<-С обозначены его выходные сигналы. Для выполнения опе— рации 2Х- Y код Х (Х Х XÇХ g подается на входы схемы со сдвигом влево Зо на один разряд, что соответствует умножению кода Х на два, а код (поступает на входы сумматоров с инверсией ((, Yg, (q, Y4), что соответствует вычитаю кода . 11ри этом на один из 35 входов сумматора младшего разряда необходимо подавать сигнал логической единицы.

Алгоритмы переключения ключей

К -К <4 и К -К gg блока 3 обеспечи- 40 вают выходное многоступенчатое ква— зисинусоидальное напряжение U g (фиг. 61.

Исполь зова ние новых блоков и сня†зей выгодно отличает предлагаемый 45 преобразователь от известного так как обеспечивают более высокие быст0 родейстние и точность стабилизации выходногО напряжения. Для отработки какого-либо возмущающего воздействия система должна совершить только один цикл по контуру стабилизации, что обеспечивает формирование кода, компенсирующего нозмущение. Таким образом, данная система обеспечивает ста— билизацию по мгновенному значению с бОлее высокими быстродействием и тфчностью, что особенно ценно при отработке быстродействующих переходных процессон, режимах стабилизации выходного напряжения при изменении то- Ы ка нагрузки н широких пределах, система янляется структурно-устойчи» ной.

Предлагаемое решение обеспечивает более качестн иную стабильность rap- 65 монического сосTàâà выходного напря— жения как в установившемся и динамическом режимах, так и при отработке переходных и быстротекущих возмущающих процессов за счет более высокого быстродейстния системы, простоту схематической реализации преобразователя, а также возможность получения любой заданной формы выходного напряжения (включая постоянное) за счет наличия ПЗУ в блоке управления.

При использовании преобразователя для питания синхронного микроднигателя типа ДСП-25 при регулировании частоты от 25 до 400 Гц и при наличии 4 суммирующих ключей в суммирующем блоке коэффициент гармоник выходного напряжения поддерживается строго постоянным в установившемся переходных и пусковых режимах, и cocòàâëÿет 2,5Ъ.

Указанные достоинства позволяют использонать предлагаемое устройстно в прецизионном электроприноде, а также в качестве исполнительных органов антоматизированных систем управления. формула изобретения

Преобразователь постоянног о напряжения в многоступенчатое квазисинусоидальное, содержащий последовательно соединенные суммирующий и иннерторный блоки с управляемыми ключевыми элементами, блок управления этими ключевыми элементами, а также последовательно соединенные измерительный выпрямитель, входом подключенный к выходу иннерторного блока, и аналого-цифровой блок, причем суммирую— щий блок выполнен в виде М последовательно соединенных по выходу силовых ячеек, каждая из которых представляет собой замкнутую цепь из последовательно включенных источни— ка напряжения и двух ключевых элемен— тон,силовые электроды одного из которых образуют выходы ячейки,о т л и ч а ю шийся тем,что,с целью повышения быстродействия и точности стабилизации при повышенном качестве выходного напряжения, в него введен цифровой сумматор-вычитатель с 14 выходами, одним из информационных входов подключенный к выходу аналогоцифрового блока, другой его информационный вход соединен с выходом блока управления, а его выходы поразрядно связаны с M управляющими входами ключевых элементов упомянутого суммирующего блока.

Источники информации, принятые во внимание при экспертизе

1. Демченко Н.Н., Исаков Ю.А. К вопросу построения привода повышенной точности для магнитного носите90 62

10 ля. -Вопр< сы радио-электроники. Г p.

ОТ, 1974, вып. 9, с. 73 — 80.

2. Авторское свидетельстan СССР

М 505104, кл. П 02 М 7/48, 1971.

3. Егоров B.À., Кисляков к).В., Обухсв С.Г. Регулирование и стабилизация выходного напряжения ннвертора напряжения. В кн. Современные задачи преобразовательной техники .

Ч. 4, К., 1975. с. 157-165.

4. Патент США М 3473039, кл. 307-11, 1969.

П тент (f.lA 9 3697768, кл. 307-31, 1971.

6. Заявка Великобритании Р 1288741 кл. П 02 3 3/12, .1974.

7. Заявка Франции 9 21 18806, кл. II 02 р 13, 00, 19 73.

8. Заявка ФРГ 9 1513228, кл. Н 02 р 13/20, 1974.

9. Авторское свидетельство СССР по заявке Р 2703429/24-07, кл. II 02 М 7/48, 1979.

905962 х>

Kt1

С-2

2-2

2-ф

Ьмх

ВНИИПИ Заказ 394/72

Тираж 718 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4