Корреляционный измеритель скорости

Корреляционный измеритель скорости

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е ()907442

ИЗОБРЕТЕНИЯ

Союз Советск и к

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 1 1.07.80 (21) 2952860/18-10 с присоединением заявки №(23) Приоритет

Опубликовано 23.02.82. Бюллетень № 7

Дата опубликования описания 26.02.82 (5t)M. Кл.

6 01 Р 3/64

1Ъауднрстнанвй квинтет

СССР ае далай нзебретеннй н аткрытнй (53) УД (621.317;.39:531,7 (088.8) (72) Авторы изобретения

Б. Г, Абрамович, A. А. Панченко и В. В, Завь

Дальневосточное высшее инженерное морское уч це им. адм. Г. И. Невельского (71) Заявитель (54) КОРРЕЛЯЦИОННЫЙ ИЗМЕРИТЕЛЬ СКОРОСТИ

Изобретение относится к корреляционным измерителям скорости и может быть использовано при разработке и эксплуатации измерителей скорости.

Известны конструкции корреляционных измерителей скорости, основу которых составляют, генератор, вибраторы-излучатели, вибраторы приемники, регистры сдвига, логическое устройство, реверсивный счетчик, управляемый делитель частоты, генераторо тактовых импульсов, счетчик пройденного пути (15 .

Известен также корреляционный измеритель скорости, содержащий генератор, соединенный с вибратором-излуча15 телем, два вибратора-приемника, выходы которых подключены соответственно к первому и второму усилителю-ограничителю, многоразрядный регистр сдвига, прямой выход которого соединен со вхо3 дом первого одноразрядного регистра, сдвига, первое логическое устройство, состоя|нее из четырех тригт еров и четырех трехвходовых схем И, первые входы которых подключены к выходу генератора тактовых импульсов, вторые входы - к выходам соответствующих триггеров, а третьи входы — к выходу первого усилителя-ограничителя, выходы первой и второй схем И соединены со входами первой схемы ИЛИ, а третьей и четвертой схем И вЂ” со входами второй схемы

ИЛИ, выходы схем ИЛИ подключены ко входам реверсивного счетчика, выходы которого соединены с управляющими .входами управляемого делителя частоты, тактовый вход которого подключен к выходу генератора тактовых импульсов, а выход — к счетчику пройденного пути и к тактовым входам регистров сдвига 2 .

Однако известная конструкция корреляционного измерителя скорости имеет ошибки в определении скорости, обусловленные декорреляцией сигналов при качке объекта и больших углах дрейфа. !

2ель изобретения — повышение точности и устойчивости работы за счет определения временной задержки сигна907442

Э лов по коэффипиенту автокорреляции огибаю пей сигнала одного из приемников, равного значению коэффипиента взаимной корреляции or èáàþøèõ сигналов двух приемников. 5

Указанная цель достигается тем, что измеритель снабжен тремя одноразрядными регистрами сдвига и вторым логическим устройством, состоящим из схемы НЕ, четырех триггеров и четырех трехвхо овых схем И, первые входы которых соединены с выходом генератора тактовых импульсов, вторые входы — с выходами соответствующих триггеров, а третьи входы - с выходом второго усилителяограничителя, выходы первой и второй схем И подключены ко входам первой схемы ИЛИ, а третий и четвертый - ко входам второй схемы ИЛИ, выход первого усилителя-ограничителя соединен со входом второго одноразрядного регистра сдвига, инверсный выход которого подключен к первым входам третьего и четвертого триггеров второго логического устройства, а прямой выход — к первым 5 входам первого и второго триггеров второго логического устройства и ко входу третьего одноразрядного регистра сдвига, инверсный выход которого соединен со вторым входом третьего триггера второго логического устройства, а прямой выход -со вторым входом второго триггера второго логического устройства и со входом многоразрядного регис тра сдвига, инверсный выход которого подключен к первому

З5 входу четвертого триггера первого логическогоо устройства, а прямой выход - к первому входу первого триггера первого логического устройства, второй вход которого соединен с прямым выходом

4О перво;-о одноразрядного регистра сдвига, со входом четвертого одноразрядного регистра сдвига и с первым входом второго триггера первого логического устройства, второй вход которого подключен

45 к прямому выходу четвертого одноразрядного регистра сдвига, инверсный выход которого соединен с первым входом третьего триггера, первого логического устройства, второй вход которого подключен

50 к инверсному выходу первого одноразрядного регистра сдвига и ко второму входу четвертого триггера первого логического устройства, выход первого усилителя ограничителя соединен со вторым входом первого триггера, а через схему HE — со вторым входом четвертого триггера второго логического устройства, при этом тактовые входы введенных регистров подключены к выходу управляемого делителя частоты.

На чертеже изображена схема корреляционного измерителя скорости.

Устройство содержит генератор 1, вибратор-излучатель 2, вход которого подключен к выходу генератора 1, два вибратора-приемника 3 и 4, два усилителя-ограничителя 5 и 6, входы которых подключены к выходам вибраторов-прием ников 3 и 4, одноразрядный регистр сдвига 7, один вход которого подключен к выходу усилителя-ограничителя 5, одноразрядный оегистр сдвига 8, к одному входу которого подключен прямой выход одноразрядного регистра сдвига 7, многоразрядный регистр сдвига 9, к одному входу которого подключен прямой выход одноразрядного регистра 8, одноразрядный регистр сдвига 10, к одному входу которого подключен прямой выход многоразрядного регистра сдвига 9, одноразрядный регистр сдвига 11, к одному входу которого подключен прямой выход одноразрядного регистра сдвига 10, первое логическое устройство 12, содержащее триггер 13, ко входам которого подключены прямые выходы многоразрядного и одноразрядного регистров сдвига 9 и 10, триггер 14, ко входам которого подключены прямые выходы одноразрядных регистров сдвига 10 и 11, триггер 15, ко входам которого подключены инверсные выходы одноразрядных регистров сдвига

10 и 11, триггер 16, ко входам которого подключены инверсные выходы многоразрядного и одноразрядного регистров сдвига 9 и 10, второе логическое устройство 17, содержащее триггер 18, ко входам которого подключены выход усилителя-ограничителя 5 и прямой выход одноразрядного регистра сдвига 7, триггер 19, ко входам которого подключены прямые выходы одноразрядных регистров сдвига 7 и 8, триггер 20, ко входам которого подключены инверсные выходы одноразрядных регистров сдвига 7 и 8, схему HE 21, вход которого подключен к выходу усилителя-ограничителя 5, триггер 22, ко входам которого подключены инверсный выход одноразрядного регистра 7 и выход схемы НЕ, схемы И 23 — 26, относящиеся к первому логическому устройству, к одним входам которых подключены выходы триггеров 13 — 16 к другим входам - выход усилителя-ограничителя 5, схемы И 2730, относящиеся ко второму логическому устройству, к одним входам которых пода сбрасываются передними фронтами сигнум-сигнала с инверсных выходов регистров сдвига 11, 10, 8, 7. Количество и длительность импульсов с выхода триггеров определяется спектром час тот сигнум-сигнала, разрядностью регистров и частотой следования импульсов управляемого делителя частоты.

Импульсы с выхода триггеров 13, 14, 15, 16, 18, 19, 20, 22 поступают на первые входы схем совпадения И 2330, на вторые входы которых подаются импульсы с выхода генератора 35 тактовых импульсов. На третьи входы схем

И 23 - 26 поступают сигнум-сигналы с выхода усилителя-ограничителя 5, а на третьи входы схем И 27 — 30 сигнум-сигналы с выхода усилителя-ограничителя 6. Импульсы с выходов схем

И 23, 24, 27, 28 поступают на входы схемы ИЛИ 3 1 объединения, с выхода которой импульсы поступают на суммирующий вход реверсивного счетчика 33 импульсов. Импульсы с выходов схем И 25, 26, 29, 30 поступают на входы схемы ИЛИ 32 объединения, с выхода которой импульсы поступают на вычитающий вход реверсивного счетчика 33 импульсов. Текущее состояние разрядов реверсивного счетчика 33 импульсов является мерой скорости движения объекта и определяет коэффициент деления управляемого делителя 34 частоты, на второй вход которого подаются импульсы с генератора 35 тактовых импульсов.

При равенстве величины задержки сигнум-с п нала в регистрах сдвига временной задержки, при которой величина функции автокорреляции сигнум-сигнаЛа с выхода усилителя-ограничителя 5 равна величине функшли взаимной корреляции сигнум-сигнала с выходов усилителейограничителей 6 и 5, количество импульсов с выходов схем ИЛИ 31 и 32 будет равно, состояние реверсивного счетчика изменяться не будет и частота следования импульсов с выхода управляемого делителя частоты не будет изменяться.

Если величина задержки сигнум-сигнала в регистрах сдвига не равна временной задержке, при которой величина функции автокорреляцпи сигнум- =ш-и ла с выхода усилителя-ограничителя 5 равна величине функшли взаимной корреляции сигнум игнала с выходов усилителей ограничителей 5, 6, количество импульсов с выходов схем ИЛИ 31, 32 не будет равно, состояние реверсивного счетчика будет пзменяться, 3TQ при5 9074 ключены выходы триггеров 18 — 22 к другим входам — выход усилителя-ограничителя 6, схему объединения ИЛИ 31, ко входам которой подключены выходы схем И 23, 24, 27, 28, схему ИЛИ 32 объединения, ко входам которой подключены выходы схем И 25, 26, 29, 30, реверсивный счетчик 33 импульсов, ко входам которого подключены выходы схем объединения 31, 32, управляемый 10 делитель 34 частоты, к одним входам ,которого подключены выходы реверсив ного счетчика 33 импульсов, а выход управляемого делителя частоты подключен к другим входам одноразрядных регистров 1 сдвига 7, 8, 10, 11 и многоразрядного регистра сдвига 9, генератор 35 тактовых импульсов, выход которого подключен к другому входу управляемого делителя частоты и к третьим входам схем И 23- 2р

28, счетчик 36 пройденного пути, вход которого подключен к выходу управляемого делителя 34 частоты.

Предлагаемая схема работает следующим образом. 25

Генератор 1 вырабатывает электрический гармонический сигнал, который подается на вибратор-излучатель 2, где преобразуется в акустический сигнал и излучается вниз. Отраженный от дна 30 акустический сигнал принимается вибраторами-приемниками 3, 4, где преобразуется в электрические сигналы Х (, ), М (4+ 1), которые подаются на усилители-ограничители 5 и 6. Усилители-ограничители 5 и 6 преобразуют огибающие электрических сигналов в сигнум-сигналы Бл(п 1(1) и

S частотой следования импульсов управляемого делителя частоты 34. Триггеры

13, 14, 18, 19 запускаются передними фронтами сигнум-сигнала с прямых выходов регистров 9 и 10 сдвига,. усилителя-ограничителя 5 и одноразрядного регистра 7 сдвига, а сбрасываются передними фронтами сигнум-сигнала с прямых выходов регистра сдвига 10, 11, 7, 8.

Триггеры 15, 16, 20, 22 запускаются передними фронтами сигнум-сигнала с инверсных выходов регистров сдвига 10, 9, 7 и с выхода схемы HE 2 1, 42 6

7442

7 оо ведет к изменению коэффициента деления управляемого делителя 34 частоты, изменится частота тактовых импульсов и разница в количестве импульсов с выхода схем ИЛИ 31, 32 исчезнет. Мгновенное состояние разрядов реверсивного счетчика 33 импульсов позволяет получить информаш1ю о скорости, а количество импульсов с выхода управляемого делителя 34 частоты, посчитанное счетчиком

36 пройденного пути — о пройденном пути.

Применение такой схемы построения корреляш1онного измерителя скорости позволяет за счет ввода второго логического устройства и трех одноразрядных регистро сдвигG ПОВысить тОчнОсть и устой™иВОсть работы.

Формула изобретения

Коррелятптонцы11 измеритель скорости, содержащий генератор, соедтшенный с вибратором-излучателем, два вибратораприемника) выходы которых подключены соответственно к первому и Второму усилител1с-ограничителю, мнэгоразрядНЫЙ РЕГИС ТРЬ СДВИГа, ПРЯМОЙ ВЫХОД КОТО . ,рого соединен со Входом первого одноразрядного регистра сдвига, первое логическое ус тройс тВО) с Ос тэяIцее яз IBTbIp0x триггеров B четырех трехвходэвьгх схем И, первые входы которых подключены к Выходу генератора тактовых 11..+пульсов, вторые входы — к выходам соответствующих триггеров, а третьи входь1 — к выходу первого усилителяэгратптчителя, выходы первой и второй схем И соетпптены со Входами первой схемтя ИЛИ) а третьей II )1отвертэт схем И вЂ” со входами Второй схемы ИЛИ, выходы схем ИЛИ подктпочепы ко Входам реверсивного счетчика, выходы которого соединены с управляющим входами управляе;лого делитеття частоты,. Тактовый вход которого подключен к выходу генератора тактовых импульсов) а выход .- K сче Iчпку .(IрОЙДеIП1ОГО 1Г)" ти и к тактовым

)ЗХОДДМ ВЕ)òIC TЧЭВ, CПВИ1 а, Э T Л И Ч а 1О

И Й C и ТЕМ, )ITD, C IILIIbIO IIQDbIUIBIIIII! тэтност)1 и устойчивости работы, изме —. ритетть снаоже11 тре,)11 Одн)эраоря1) ньт)»)и регистрам сдвига и вторым логическим устрэйс-ттсм, состэяцтим из схемы НЕ, ЧЕТЫРЕХ Т"тя Гте)РО)) П ЧЕтыт„ .ЕХ ТРЕХВХО дэвых с-,.эм t пет--; ьт) тт:)тэ)тт,т которых

СОЕД(тНЕ11Ьт С ВЫХОдт,)! т Етнвратэра т ЯКТОвых импульсов, вторьцт вхсды - с выходамии соответствук)тттих тригт".ров, а третьи входы — с выходом второго усплителяОграничителя, выходы первой и второй схем И подключены ко входам первой схемы ИЛИ, а третий и четвертый — ко входам второй схемы ИЛИ, выход первого усилителя-ограничителя соединен со входом второго одноразрядного регистра сдвига, инверсный выход которого подключен к первым входам третьего и четвертого триггеров второго логического устройства, а прямой выход — к первым входам первого и второго триггеров второго логического устройства и ко входу третьего одноразрядного регистра сдвига, инверсный выход которого соединен со вторым вхэд1 м третьего триггера второго логического устройства, а прямой

ВЫХЭд C0 BTOPbIM ВХОДОМ ВТОРОГО ТРИГгера Второго логического устройства и со входом многоразрядного регистра сдвига, инверсный выход которого подк.почен к первому входу четвертого тригрега первого логического устройства, а прямой выход — к первому входу пергого триггера первого логического устройства, второй вход котэрогэ соединен с прямым выходом первого одноразрядного регистра сдвига, со входом четвертого Одноразрядного регистра сдвига и с первым входом второго триггера первого логического устройства, Второй вход которого подключен к прямому выходу четвертого одноразрядного регистра сдвига, инверсный выход которого соединен с первым входом третьегб триггера первого логического устройства, второй вход которого подключен к инверсному выходу первого одноразрядного регистра сдвтп а и кэ второму входу четвертого триггера первого логического устройства, выход первого усилителя-от.раничителя соединен сэ вторым входом первого триггера, а через схему НŠ— со вторым входом четвертого триггера второго логическэгэ устройства, при этом тактовые входы Введенных регистров подклю-теньI II Выходу управляемого делителя таC T О I 1

Источники информации, принятые ВО внимание при экспертизе

l, Авторское свидетельство ГХ ).:Р

:,т 486453, кл. 5 01 Р 3/64, 1с176.

2 ПатЕ:тт dlIÒ "1 - 3 3,тт 106 кл, ).", 01 Р 3/б т, опублик, )! т ) (пр Отэт ттп) .

907442

Составитель М. Хаустов

f сдактор А, Шандор Техред E. Харитончик Корректор М. Поко

3в коз 58 1/52 Тираж 883 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4