Цифроаналоговый преобразователь со степенной характеристикой

Цифроаналоговый преобразователь со степенной характеристикой

Иллюстрации

Показать все

Реферат

 

Союз Советскык

Соцыалмстычесымк

Республык

O Il N C A H И Е (1)907562

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. свид-ву (5!)М. Кл.

G 06 4 3/00

G 06 6 7/20 (22)Заявлено 21.04,80(2т) 29) 3772/18-24 с 1тисоедииением заявки,%

Государстееиный комитет

{23) Приоритет ао делам изобретений н открытий

Опубликовано 2 3.02.82. Бюллетень №

Дата опубликования описания 25.02.82 (53) УДК 681. .Э4(088.8) B. Е. Ямный, Ю. И. Белоносов, А. Г. Выстропов и B. B. Шляхтин (72) Ааторь! изобретения

ый !

Белорусский орцена Труцового Красного Знамени университет им. В. И. Ленина (7I) Заявитель (54) Ц!!ФРОА НАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

СО СТЕПЕННОЧ ХАРАКТЕРИСТИКО т0

Изобретение относится к автоматике и вычислительной технике, в частности (устройствам преобразования цифровогQ кода в аналоговый сигнал по степенной лы характеристике вица !.! =Uo гце Овыходное напряжение; 0 — минимальное о напряжение на выходе преобразователя;

-постоянная, зависящая от погрешности 0 преобразования (А=1+8); 9 - вхоцной цифровой коц.

Известен цифро-аналоговый степенной преобразователь, соцержаший блоки задания показателя и основания степеии, генератор импульсов, счетчики, цифро-аналоt5 говый блок умножения, генератор управляемой частоты 1) °

Известен также цифро-аналоговый сте- пенной преобразователь, соцержаший гене« ратор импульсов, элементы И и НЕ, ключи емкости, элемент задержки, триггер, счетчик и аналоговый запоминаюший элемент (2) .

Обшим нецостаткoM этих преобразователей является ограниченное быстроцействне.

Наиболее близким по технической сущности к предлагаемому является цифроаналоговый преобразователь со степенной характеристикой, соцержаший цифроаналоговый преобразователь с линейной характеристикой, блок сдвига, информационные входы младших разрядов которого подключены к выходам блока памяти, соециненного входами с выхоцами младших разрядов регистра аргумента, поцключенного выходами старших разрядов к первой группе информационных входов коммутатора, вторая группа информационных вхоцов которого соединена с выхоцом разрядов первого сумматора, вхоцами регистра результата и с входом триггера, подключенного выходом к управляюшему вхоцу блока сдвига, соединенного информационными входами с выходами . второго блока памяти я с входами бу ярного регистра, а выхоцами с первой груп3 9075 пой информационных вхоцов второго коммутатора, подключенного управляющими вхоцами к выходам блока управления и к управляющим входам первого и третьего коммутаторов, второй группой информационных вхоцов» к выхоцам первого блока памяти, а выходами — к первой группе входов первого сумматора, соециненного второй группой входов с выхоцами третьего коммутатора, поцключенного первой 10 и второй группами информационных вхоцов к выхоцам буферного регистра и к выхоцам старших разряцов регистра аргумента, причем входы второго блока памяти соединены с выхоцами первого ком- 15 мутатора Я.

Основным нецостатком известного преобразователя является сложность технической реализации, в частности, изза необхоцим ос ти включен ия н а ег о в ыхоце цифро-аналогового преобразователя с линейной характеристикой с большим количеством разряцов. Кроме этого, он имеет ограниченное быстроцействие, так как работает в цва такта, и ограниченную область применения, так как поз воляет преобразовывать вхоцной коц )(в к аиалоговую величину только вида 3 для значений XE (О, 1) .

Цель изобретения - упрощение преобр азователя.

Эта цель цостигается тем, что в цифро-аналоговый преобразователь со степенной характеристикой, содержащий цифро-аналоговый преобразователь с линей35 ной характеристикой, блок сцвига, информационные входы млацших разрядов которого подключены к выходам блока памяти, соециненного входами с выхоцами младших разрядов регистра аргумента, 40 поцключенного выходами старших разряцов к первой гругпе информационных входов коммутатора, вторая группа инфермационных вхоцов которого соецинена с выходами разрядов первого сумматора, он соцержит второй сумматор и управляемыи

45 целитель напряжения, выхоц которого является выходом преобразователя, управляющие вхоцы подключены к выхоцам переносов сумматоров и к управляющим вхоцам коммутатора, а сигнальный вход — 50 к выходу цифро-аналогового преобразователя с линейной характеристикой, соединенного цифровыми вхоцами с выхоцами блока сдвига, информационный вход старшего разряда которого поцключен к шине 55 логической ециницы, а управляющие входы — к выходам коммутатора, соединенного третьей группой информационных вхоцов с выходами разрядов второго сумматора, причем сумматоры подключены первыми группами информационных входов к выхоцам старших разрядов регистра аргумента, вторыми группами информационных входов — к шинам соответствующих опорных кодов, а вхоцами переносов разряцов — к шине логической единицы.

На чертеже изображена блок-схема прецлагаемого преобразователя.

Цифро-аналоговый преобразователь со степенной характеристикой соцержит блок 1 памяти, первый 2 и второй 3 сумматоры, блок 4 сцвига, цифро-аналоговый преооразователь 5 с линейной характеристикой, коммутатор 6, управляемый целитель 7 напряжения и регистр 8 аргумента. Блок .4 сцвигa подключен информационным вхоцом старшего разряда к цине логической единицы, а информационными вхоцами младших разряцовк выходам блока 1 памяти. Входы блока

1 памяти соецинены с выхоцами млацших разрядов регистра 8 аргумента, поцключенного выхоцами старших разрядов к первой группе информационных вхоцов коммутатора 6. Вторая группа информационных входов коммутатора 6 соецинена с выхоцами разрядов первого сумматора 2. Управляемый целитель 7, выхоц которого является выходом преобразователя, подключен управляющими входами к выходам переносов сумматоров 2 и 3 и к управляющим входам коммутатора 6, B сигнальным вхоцом — к выхоцу цифро« аналогового преобразователя 5 с линейной характеристикой. Преобразователь 5 соецинен цифровыми вхоцами с BblxogaMN блока 4 сдвига, управляющие вхоцы которого поцключены .к выходам коммутатора 6, Коммутатор 6 соецинен третьей группой информационных вхоцов с выходами разряцов второго сумматора 3.

Сумматоры 2 и 3 подключены первыми группами информационных вхоцов к выхоцам старших разряцов регистра 8 аргумента, вторыми группами информационных входов — к шинам соответствующих опорных кодов, а вхоцами переносов разрядов — к шине логической единицы.

Работает цифр ь-аналоговый перобразователь со степенной характеристикой слецуюшим образом.

Младшие разряцы вхоцного кода аргумента М поступают с регистра 8 аргумента на вхоцы блока 1 памяти, при этом на его выхоцах появляются коцы, соответствующие степенной шкале преKoraa в старших разрядах кода аргу55 мента записано число Й меньше, чем Я,1 то сигналы нв выходе переносов сумм А» торов 2 и 3 нули, коэффициент передачи делителя 7 равен К1, ко пл чисел Йдс вы5 с) образователя. Для уменьшения об. ема па м яти степени а я шк влв выби рвется так ой, чтобы выполи ялось условие

9+6) =2, где Д вЂ” относительная погрешность преобразователяя, p — младшие разряды аргумента; о""" и=Рс (ео (ад )), например, при И =5, d =-0,0219.

Количество разрядов блока 1 памяти должно выбираться из соотношения п= О У (/d")7, где(означает ближайшее большее целое число с избытком.

Количество старших разрядов вргумен та равно р рт 1 И.

1В 2Сигналы с выхода блока 1 памяти поступают на информационные входы блока 4 сдвига, а на управляюшие входы блока 4 сдвига подаются сигналы 60, 1",1,Р2 с abrxoaa коммутатора 6, которые определяются следуюшим образом.

1" =N (м х -Я )ц„), V 1 = МР- N< (+ф1 . И1С M Р < 2141)

1",=й -2.N„(2N„cg<), где Й вЂ” число, записанное в старших разряд ах аргумента; а N< — p— - м где P — число разрядов преобразователя

5 с линейной характеристикой.

В обшем случае при произвольном р количество сумматоров g может быть больш е двух (2- )/(Р- )7 тогда Г,; = Мр„bl, (при 1 141 c Ng ) 1хмС Х= °

Коммутатор 6 передает на выход сигналы либо сс старших разрядов регистра

8 аргумента, либо с выходов соответствуюшего сумматора. Количество групп информационных входов коммутаторов равно а количество разрядов в каждой группе равно (00д Nq), причем к коммутатору подключаются младшие разряды чисел l"o, 1,1,Р2 и т.д., так квк старшие разряды этих чисел не изменяются.

Принципиальная схема коммутатора 6 может иметь много вариантов, Например, коммутатор можно собрать нв мультиплексорах (микросхема 155КП2) или на элементах И-ИЛИ.

Сумматор 2 осушествляет вычитание чисел Ng и М1, а сумматор 3 вычитание чисел Ng и Щ ., Л огическ ая единица с выхода переноса сумматоров 2 появляет07562 6 ся при Ч 7 1ЧЛ, д с в rxoaa переноса сумматора 3 при Ng 7 2 Н1. Для этого на шину переноса с предыдушего разряда подают логическую "1, а на другие входы сумматора 2 подают коды числа

М1, а на другие входы сумматора 3 подают коды числа 2N<, что эквивалентно вычитанию двух чисел. Мри й1, йр и 2Ч1, Первоначально коэффициент передачи

10 делителя 7 выбирается равным К1

"Sbi X na X

0 2

О где ОВцХ ух1г1х — максимальное выходное

15 напряжение ЦАП с линейной характеристикой.

При превышении старшими разрядами аргумента величины Й1на Bblxoae переноса сумматора 2 появляется логическая единица, котор ая изменит к оэффициен т

20 передачи делителя 7, и он должен стать равен К,1 /21 1 1

При превышении старшими разрядами аргумента величины 2 Ц, нв выходе переноса сумматора 3 появляется логи25 ческая Единица, которая изменит коэффициент передачи делителя 7, и он должен стать равным К/2.

Когда в старших разрядах кода аргумента нули, то сигналы на выходе пере, носов сумматороз 2 и 3 тоже нули, коэффициент передачи делителя 7 равен К, а выходное напряжение нв выхопе преобразователя 5 с линейной характеристикой находится в соответствии со значением младших разрядов аргумента и числами, записанными в блок 1 памяти. Эти чис ла определяются как

111,= 2 01д ), rae Q — число, записанное в младших разрядах аргумента, причем для обеспечения погрешности, не превышаюшей К/2, 1 достаточно гл разрядов числа Ng. Напряжение на выходе преобразователя 5 раг; àà1XÓïàX

ВЫХ 2,Р

11

4 а напряжение на выходе устройства равно

Оbblxs Овыхи ах 2 (+ )о

ВЫХЫ Р

2 "ave ХХ С1Х

= uo(/+6)4

90 хопа блока 1 памяти сдви-аются влево на число разрядов, определяемое Яр, а напряжение на выходе преобразователя 5 равно

Вьг, Ox И 3 а а напряжение на выходе устройства равно

Оаь х5д вых o ()

Ü2 1 у)ь „ )2 Иg „()Ь+Я и

Максимальное выхоцное напряжение устройства равно

U 1И „-

ab X b, с "+Ю а динамический пиапазон изменения выхопного напряжения равен

-2 1 (,(.61

О

1(огпа в старших разря .ах кода аргумента записано число Кр, большее или равное М, то на выхone переноса сумматора 2 появляется логическая "1 при этом коэффициент перецачи целителя

Н

7 станет равным (Д, коммутатор 6 подключает выхоцы сумматора 2 к управлгношим входам блока 4 сцвига. Работа устройства повторяется как это опис ано выше, Когда в старших разрядах кода аргумента записано число Ч, большее или равное 2, то на выхоце переноса сумматора 2 появляется логическая 1", при этом коэффициент передачи делителя

7 станет равным К/2, коммутатор 6 подключит выходы сумматора 3 к управляющим вхоцам блока 4 сдвига. Работа устройства повторится как это описано выше.

Таким образом, rыхоцное напряжение изменяется в соответствии со степенной функцией в пин амическ ом диапазоне 3 1 (g) (Р- / (и)

При Р =12, И!=6 ципампческий диапазон 18

Предлагаемый цифро-аналоговый преобразователь со степенно" характеристикой по сравнению с известным при более простом к онструктивном выполнении

7562

t0

ЗО

40 обеспечивает цифро-аналоговое преобразование со;.топенной характеристикой в широком динQMH÷åñêом циапазоне и кро

1 ме этого, обладает более высоким быстродействием, так как не требует цвухтактногo режима преобразования.

Формула изобретения

Цифроаналоговый преобразователь со степенной харак теристнкой, содержащий цифро-аналоговый преобразователь с линейной характеристикой, блок сдвига, информационные вхоцы младших разрядов которого поцключены к BblxonBM блока памяти, соединенного вхоцами с выхоцами младших разряцов регистра аргумента, подключенного выходами старших р азряцов к первой группе информационных входов коммутатора, вторая группа информационных входов которого соецинена с выходами разрядов первого сумматора, о т л и— ч а ю ш и: с я тем, что, с целью упрощения преобразоваетля, он соцержит второй сумматор и управляемый пелитель напряжения, выхоц которого является выходом преобразователя, управляющие вхоцы подключены к выхоцам переносов сумматоров и к управляющим входам коммутатора, а сигнальный axon — к выхоцу цифро-аналогового преобразователя с линейной характеристикой, соециненного цифровыми вхоцами с выхоцами блока сцвига, информ ационн ый вход старшего разряда которого поцключен к шине логической единицы, а управляющие входы— к выходам коммутаторч, соециненного третьей группой информационных входов с выхоцами разряцов второго сумматора, причем сумматоры попключены первыми группами информационных вхопов к выхоцам с тарших разрядов регис тр а аргумента, вторыми группами информационных вхоцов — к шинам соответствующих опорных кодов, а входами переносов ,разряцов — к шине логической единицы

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 744655, кл. Q 06 7/20, 1978.

2. А в торс к ое с ви де тель ство СССР

М 763925, кл. 906 J 3/00, G 06 5 7/26, 1978.

3. Авторское свидетельство СССР

М 641448, кл. 6 06 F 7/38, 1976 (прототип).

907562

Составитель С. Казинов

РецакторВ. Лазаренко Техрец М.Тепер Корректор С. Шекмар

Заказ 592/58

Тираж 732 Подписное

ВНИИ ПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-З5, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4