Устройство для синхронизации воспроизведения цифровой информации

Устройство для синхронизации воспроизведения цифровой информации

Иллюстрации

Показать все

Реферат

 

(72) Автор изобретения

Э.Е.Серебряный (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВОСПРОИЗВЕДЕНИЯ

ЦИФРОВОЙ ИНФОРМАЦИИ

Изобретение относится к .магнитной записи, а именно к устройствам для синхронизации воспроизведения цифровой информации.

Известно устройство для синхронизации воспроизведения цифровой информации, содержащее генератор импульсов, ко входу которого подклочены последовательно соединенные сумматор1 фильтр нижних частот и фазовый дискриминатор, а также триггеры и логические элементы H (1 ).

Недостаток этого устройства заключается в низкой помехозащищенности.

IS

Известно также устройство, содержащее последовательно соединенные управляемый генератор, фазовый дискриминатор, фильтр нижних частот, сумматор и генератор импульсов, вы.;од которого соединен со вторым входом фазового дискриминатора, частотнь и дискриминатор, первый вход которого связан с выходом управляющего генератора, второй вход — с входом управляемого генератора, а выход его подсоединен к второму входу сумматора и управляемому входу управляемого генератора 123.

Недостаток известного устройства состоит в малой помехозащнщенности вследств.se малой полосы захвата.

Цель изобретения - повышение помехоустойчивости sa счет расширения полосы захвата.

Эта цель достигается тем, что в устройство для синхронизации воспроизведения цифровой информации введены первый логический элемент И, последовательно соединенные второй логический элемент И, счетчик импульсов, первый дешифратор, первый триггер и первый интегратор, последовательно соединенные второй дешифратор, второй триггер, третий триггер и второй интегратор, генератор эталонной частоты, выход которого соеди90758 нен с вторл|м входом счетчика импульсов, с вторым входом второго триггера и со стробирующими входами первого и третьего триггеров, логический элемент ИЛИ-НЕ, выход которого соединен с первым входом первого логического элемента И, а входы соединены с выходами п ервог о и третьего триг геров, причем выход генератора импульсов подсоединен к |0 первому входу второго логического элемента И, второй вход которого подключен к выходу первого дешифратора, входы которого соединены с входами второго дешифратора и выходами счетчика импульсов, а выходы первого и второго интеграторов подключены к второму и третьему входам сумматора, выход усилителя воспроизведения подсоединен к 20 второму входу первого логического элемента И, выход которого соединен с вторым входом фазового дискриминатора.

На чертеже показан один из возмож- 5 ных вариантов структурной схемы устройства для синхронизации воспроизведения цифровой информации.

Устройство содержит последователь30 но соединенные головку ) воспроизведения и усилитель 2 воспроизведения, последовательно соединенные фазовый дискриминатор 3, фильтр 4 нижних частот, сумматор 5 и генератор 6 импульсов, выход которого подключен к первому входу фазового дискриминатора 3, кроме того, оно содержит первый логический элемент

И 7, последовательно соединенные второй логический элемент И 8, счет40 чик 9 импульсов, первый дешифратор

10, первый триггер 11 и первый ин— тегратор )2, последовательно соединенные второй дешифратор 13, второй триггер 14, третий триггер 15 и второй интегратор 16, генератор 17 эталонной частоты, выход которого соединен со вторым входом счетчика

9 импульсов, со вторым входом второго триггера )4 и со стробируюши— ми входами первого 11 и третьего !5 триггеров, логический элемент ИЛИ-HF.

18, выход которого соединен с первым входом первого логического элемента

И. 7, а выходы соединены с выходами первого )1 и третьего 15 триггеров. причем выход генератора б импульсов подсоединен к первому входу 11то0 4 рого логического элемента И 8, второи 13 xone K QTopol rro+K JIJoH E H K выходу первого дешифратора t 0, входы которого соединены со входами второго дешифратора 13 и выходами счетчика

9 импульсов, а выходы первого 12 и второго 16 интеграторов подключены ко второму и третьему входам сумматора 5, выход усилителя 2 воспроизведения подсоединен ко второму входу первого логического элемента И 7, выход которого соединен со вторым входом фазового дискриминатора 3 ..

Ус тройс тв и работа ет следующим об— разом.

Цифровая информация с выхода головки 1 воспроизведения через последовательно соединенные усилитель 2 воспроизведения, первый логический элемент И 7, фазовый дискриминатор

3, фильтр 4 нижних частот и сумматор б подается на первый вход rенератора 6 импульсов, управляя его частотой, которая контролируется схемой, состоящей из последователь— ио соединенных второго логического элемента И 8, счетчика 9 импульсов, первого дешифратора !0 и второго дешифратора 3, а также .. ератора, !

7 эталонной частоты. Первый дешифратор 10 выделяет число, соответс твующее нижней границе полосы захвата фазовой автоподстройки частоты, а второй дешифратор 13 выделяет число, соответствующее верхней границе полосы захвата фазовой автоподстройки частоты . Частота генератора !7 эталонной частоты выбрана ниже час— тоты сигнала воспроизв едения из условия получ ения требуемой точности контроля частоты генератора 6 им— пульсов.

При отклонении частоты генератора

6 импульсов за нижнюю границу полосы захвата фазовой автоподстройки частоты второй триггер 14 и третий триггер 15 устанавливаются импульса— ми с выхода генератора 17 эталонной частоты в состояние логической единицы, сигнал с выхода второго интегратора 16 через сумматор 6 увеличивает частоту генератора 6 импульсов.

При отклонении частоты генератора 6 импульсов за верхнюю границу полосы захвата фазовой автоподстройки час— тоты сигнал с выхода первого дешифратора 10 блокирует счетчик 9 импульсов через в горой логический эле907580

Формула изобретения

Устройство для синхронизации вос- ЗО произведения цифровой информации, содержащее последовательно соединенные головку воспроизведения и усилитель воспроизведения, последовательно соединенные фазовой дискриминатор, фильтр нижних частот, сумматор и генератор импульсов, выход которого подключен к первому входу фазового дискриминатора, о т л и— ч а ю щ е е с я те, что, с целью

ВНИИПИ Заказ 600/59 Тираж 624 Подписное

Филиал IП1П "Патент", г.ужгород, ул.Проектная,4 мент И 8, первый триггер 11 устанавливается в состояние логической единицы и сигнал с выхода первого интегратора 12 через сумматор 6 уменьшает частоту генератора 6 импульсов, причем в обоих случаях отклонения частоты генератора 6 импульсов за границы полосы захвата фазовой автоподстройки частоты осуществляется блокировка фазовой автоподстройки частоты через логический элемент ИЛИ-НЕ 18 и первый логический элемент И 7. При соответствии частоты генератора 6 импульсов полосе захвата фазовой автоподстройки частоты первый триггер 11 и третий триггер 15 устанавливаются s состояние логического нуля, через первый логический элемент И 7 включается фазовая автоподстройка частоты.

Использование изобретения позволя ет повысить помехоустойчивость син:-,ронизации воспроизведения цифровой информации за счет расширения полосы захвата фазовой автоподстройкн . ,частоты. повышения помехоустойчивости за счет расширения полосы захвата, в него введены первый логический элемент

И, последовательно соединенные второй логический элемент И, счетчик импульсов, первый дешифратор, первьгй триггер и первый интегратор, последовательно соединенные второй дешифратор, второй триггер, третий триг1О гер и второй интегратор, генератор эталонной частоты, выход которого соединен с вторым входом счетчика импульсов, с вторым входом второго триггера и со стробирующими входами

t5 первого и третьего триггеров, логический элемент ИЛИ-НЕ, выход которого соединен с первым входом первого логического элемента И, а входы соединены с выходами первого и третье20 ro триггеров, причем выход генератора импульсов подсоединен к первому входу второго логического элемента И, второй вход которого подключен к выходу первого дешифратора, входы

2s которого соединены с входами второго дешифратора и выходами счетчика импульсов, а выходы первого:И второго интеграторов подключены к второму и третьему входам сумматора, выход усилителя воспроизведения подсоединен к второму входу первого логического элемента И, выход которого соединен с вторым входом фазового дискриминатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

-618783, кл. & 1! В 5/06.

2 ° Авторское свидетельство СССР

-411 500, кл . G I! В 5/06 (прототип) .