Запоминающее устройство с коррекцией информации

Запоминающее устройство с коррекцией информации

Иллюстрации

Показать все

Реферат

 

Союз Советски к

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

G l l С 29/00 с присоединением заявки Ж

Впударстеенкый коиитет

СССР (28) Приоритет пп делам изобретений и открытий

Опубликовано 23.02.82. Бюллетень № 7

Дата опубликования описания 23 02 82 (53) УДК 68!.327 (088.8) (72) Авторы изобретения

Н. И. Безручко, Р. 3. Фаткулин и В. К, Цспляев (7l ) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С КОРРЕКЦИЕЙ ИНФОРМАЦИИ 1

Изобретение относится к запоминающим устройствам, Известно запоминающее устройство с коррекцией информации, содержащее регистр числа, регистр адреса, дешифратор, многоразрядный накопитель и блок коррекции информации (1), Недостатком этого устройства является сложность блока коррекции информации.

Наиболес близким к предлагаемому техническим решением является запоминающее устройство с коррекцией информации, содержащее блок хранения кодов неисправных адресов и регистр адреса, который через дешиф ратор подключен к многоразрядному наколи-. телю на ферритовых сердечниках, состоящему из основного и дополнительного полей, входы/выходы которых подключены к регистру числа (23.

Недостатком этого устройства является низкая надежность, обусловленная его сложностью и необходимостью иметь полноразрядное дополнительное поле накопителя для полной перекоммутации дефектного слова независимо от количества дефектов в слове.

Цель изобретения — повышение надежности устройства.

11оставленная цель достигается тем, что

5 в запоминающее устроиство с коррекцией информации, содержащее основной накопитель, регистр адреса, дешифратор адреса, регистр .числа и первый дополнительный .накопитель, входы которого подключены к входам рсгнст10 ра адреса и являются входами устройства, причем входы дешифратора адреса соединены с выходами регистра адреса, а выходы с адресными входами основного наколитсля, выходы регистра числа подключены к одним из информационных входов основного накопителя, введены второй дополнительный накопитель, группы элементов И и элементы

ИЛИ, причем входы второго дополнительного накопителя соединены с вы,.одами первого дополнительного накопителя, прямыс выходы второго дополнительного накопителя подключены соответственно к первым входам элементов И первой группы, а инверсные выхо587

3 907 ды — к первым входам элементов И второй и третьей групп, вторые входы элементов И первой группы соединены соответственно с одними из выходов основного накопителя, а вторые входы элементов И второй группы — с другими выходами основного накопителя, выходы элементов И первой и второй групп подключены соответственно ко входам элементов ИЛИ, выходы которых соединены соответственно со входами регистра числа, вторые входы элементов И третьей группы подключены соответственно к выходам регистра числа, а выходы — к соответствующим входам элементов И четвертой группы, выходы которых соединены соответственно с другими информационными входами основного накопителя.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит регистр 1 адреса, дешифратор 2 адреса, основной накопитель 3, первый дополнительный накопитель 4, предназначенный для хранения кодов адресов неисправных слов, второй дополнительный накопитель 5, предназначенный для номеров неисправных разрядов, регистр 6 числа, первая 7, вторая 8, третья 9 и четвертая 1О группы элементов И и элементы ИЛИ 11. На чертеже обозначены также корректирующие разряды

12 основного накопителя. Входы накопителя

5 соединены с выходами накопителяа 4. Прямые выходы накопителя 5 подключены соответственно к первым входам элементов И 7, а инверсные выходы — к первым входам элементов И 8 и 9. Вторые входы элементов

И 7 соединены соответственно с одними из выходов накопителя 3, а вторые входы элементов И 8 — с другими выходами накопителя 3. Выходы элементов И 7 и 8 подключены соответственно Ко входам элементов

ИЛИ 11, выходы которых соединены соответственно со входами регистра 6. Вторые входы

t элементов И 9 подключены соответственно к выходам регистра 6, а выходы — к соответствующим входам элементов И 10, выходы которых соединены соответственно с другими информационными входами накопителя 3.

Дополнительные накопители 4 и 5 могут быть выполнены на программируемых полупроводниковых микросхемах. Количество корректирующих разрядов 12 соответствует максимальному количеству дефектов в слове, записанном в основной накопитель 3, а емкость каждого из корректирующих разрядов 12 равна количеству дефектных элементов в соот ветствующих разрядах слова.

Устройство работает следующим образом.

Запись числа выполняется путем передачи информации из регистра 6 на одни из информационных входов основного накопителя 3.

При отсутствии дефектных элементов в наколителе 3 сигналы с прямых выходов накопителя 5 разрешают работу элементов И 7, в результате чего выбранное чо адресу, заданному в регистре 1, число передается с одних из выходов накопителя 3 на регистр 6. При наличии дефектных элементов в одном или нескольких разрядах слова накопителя 3, адрес которого хранится в накопителе 4, а номера неисправных разрядов — в накопителе 5, сигналы с инверсных выходов накопителя 5 разрешают работу соответствующих элементов

И 8 и 9. В результате одновременно со словом, считываемым из накопителя 3, из его корректирующих разрядов 12 выбирается информация, которая должна содержаться в дефектных элементах этого слова. Таким путем корректируется считываемое слово. При этом считывание информации из дефектных разрядов накопителя 3 блокируется при помощи соответствующих элементов И 7. Запись информации в корректирующие разряды 12 накопителя 3 с выходов регистра 6 осуществляется через элементы И 9 и 10.

Технико- зкономическое преимущество предлагаемого устройства заключается в его более высокой по сравнению с известным надежности.

Формула изобретения

Запоминающее устройство с коррекцией информации, содержащее основной накопитель, регистр адреса, дешифратор адреса, регистр числа и первый дополнительный накопитель, входы которого подключены к входам регистра адреса и являются входами устройства, причем входы дешифратора адреса соединены с выходами регистра адреса, а выходи — с адресными входами основного накопителя; выходы регистра числа подключены к одним из информационных входов основного накопителя, о т л и ч а ю щ е ес я тем что, с целью повышения надежности устройств, оно содержит второй дополнительный накопитель, группы элементов И и элементы ИЛИ, причем входы второго дополнительного накопителя соединены с выходами первого дополнительного накопителя, прямые выходы второго дополнительного накопителя подключены соответственно к первым входам элементов И первой группы, а инверсные выходы — к первым вхолам элементов И второй н треть"й rpym>, вторые входы элементов И первой группы соединены соответст. венно с одними из выходов основного нако5 907587 6 лителя. а вторые входы элементов И второй ственно с дРУгими н Ф 1 группы — с другими выходами основного на- ми основного накопителя. копителя, выходы элементов И первой и второй групп подключены соответственно ко принятые во внимание при экспертиэе входам элементов ИЛИ, выходы которых g 1, Авторское свидетельство СССР P 492935, соединены соответственно со входами регнст- кл. G 11 С 29/00, 1976. ра числа, вторые входы элементов И третьей 2. Чахоян JL М. Емкость дополнительного группы подключены соответственно к выхо- поля накопителя оперативного запоминающего . дам регистра числа, а выходы — к соответ- устройства с блокировкой неисправных адрествующнм входам элементов И четвертой 10 сов.-"Вопросы радиоэлектроники", сер. ЭВТ, группы, выходы которых соединены соответ- вып, 6, 1969 (прототип).