Следящий аналого-цифровой преобразователь

Следящий аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

(72) Автор. изобретения

В. Э. Балтрашевич

Ленинградский ордена Ленина электротехническим институт им. В. И. Ульянова (Ленина)-; (7I) Заявитель (54) СЛЕДЯЦИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к аналогоцифровым преобразователям и может быть использовано в области связи, вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.

Известен следящий аналого-цифровой преобразователь, содержащий блок сравIO нения, генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь, кроме того,по две линии задержки и по два элемента И на каждый разряд реверсивного счетчика, которые позволяют форсировать изменения младших разрядов при увеличении сигнала рассогласования на схеме блока сравнения и тем самым повысить быстродействие преобразователя 1). НедОстатком, этого преобразователя является большая погрешность преобразователя особенно в такте, следующем эа тактом, B котором произошло перерегулирование, т.е. смена ответов блока сравнения, обусловленная тем, что после перерегулирования подбор оптимального шага уравновешивания осуществляется с минимального его значения, Известен следящий аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов сумматоров, выход блока сравнения соединен с первым входом блока управления, второй вход которого соединен с единичным выходом триггера переполнения сумматора, а третий вход соединен с выходом генератора импульсов, первый и второй выходы блока управления соединены соответственно со входами установки режима сложения и

07795 4

Ю

tO

3 вычитания сумматора, третий выход бло ,(а управления соединен с управляющим . ходом сумматора, а четвертый и пятый выходы блока управления соединены соответственно со входом сдвига вправо и входом сдвига влево распре,делителя импульсов, выходы разрядов которого соединены со входами соответствующих разрядов сумматора (2 $

Недостатком известного устройства является большая погрешность преобразования, обусловленная неопти" мальной скоростью изменения образцового сигнала..

Приближение с шагом, изменяющимся по двоичному закону (которое используется в известном устройстве), является оптимальным решением математической задачи поиска точки на оси и широко используется при преобразовании постоянных сигналов поразрядными аналого цифровыми преобразователями. Но этот вид приближения не является оптимальным при сле" жении за изменяющимися сигналами. Но очевидно, что существует какой"то оптимальный закон изменения вага квантования, так как если скорость роста шага квантования очень боль" шая, то велика и погрешность преоб" раэования, если же скорость роста шага кЬантования мала,то " 6браэцовый сигнал остает от входного и погрешность будет опять же велика. Даже иэ этих простых рассуждений видно, что существует оптимальная скорость роста шага квантования, при которой обеспечивается минимум пог" ревности. С математической точки зрения эта задача сводится к поис" ку минимума какой-то функции на плоскости, Цель изобретения - уменьшение погрешности преобразования.

Поставленная цель достигается тем, что в следящий аналого"цифровой преобразователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов сумматора., выход блока сравнения соединен с первым входом блока управления, второй вход которого соединен с единичным выходом триггера переполнения сумматора, а третий вход соединен с выходом генератора им" пульсов, первый и второй выходы блока упРавления соединены соответственно с входами установки режима сло жения и вычитания сумматора, третий выход блока управления соединен с управляющим входом сумматора, введень блок формирования Фибоначчиевого шага и блок управления формированием фибоначчиевого шага, причем четвертый и пятый выходы блока управления соединены соответственно с первым и вторым входами блока управления формирования фибоначчиевого шага, выходы которого. соединены с соответствующими входами блока формирова" ния фибоначчиевого шага, выходы разрядов которого соединены с входами соответствующих разрядов суммматора,» при этом третий вход блока управления формированием фибоначчиевого шага соединен с выходом генератора импульсов.

На фиг. 1 представлена функциональная схема следящего аналого-цифрового преобразователя; на фиг. 2 - один из возможных вариантов реализации блока управления формированием фибоначчиевого шага, на фиг.3 - один иэ возможных вариантов реализации блока формирования фибоначчиевого шага.

Предлагаемый аналого-цифровой преобразователь содержит блок 1 сравнения, цифроаналоговый преобразователь 2, сумматор 3, блок 4 .управле" ния, генератор 5 импульсов, блок б управления формированием фв боначчиева» го вага, блок 7 формирования фибоначчиевого вага.

Ври чередовании ответоа блока срав. нения по сигналу на первом входе триггер устанавливается в положение

"1", при этом поочередно выдаются сигналы на втором, четвертом и пятов выходах, управляющие уменьшением фибоначчиевого нага. Если блок сравнения выдает три одинаковых ответа подряд, то по сигналу на втором :. входе триггер устанавливается в положение "0" при этом поочередно выдаются сигналы на первом, втором, и-шестом выходах, управляющие увеличением фибоначчиевого шага.

В блоке формирования фибоначчиевого шага запрещено уменьшение шага, если текущая величина шага равна единице (эта часть схемы на фиг,3 не показана1. Перед началом работы в первый сумматор заносится код О...О!

795

Код, снимаемый с блока формирова. ния фибоначчиева шага, несет инфорSO мацию о текущей скорости сигнала и о погрешности преобразователя. Код, характеризующий величину сигнала, снимается с сумматора.

Использование оптимальной скорости изменения образцового сигнала позволяет значительно уменьшить погрешность преобразования.

5 907 в регистр — 0...0, а состояние второго сумматора произвольно.

Числа Фибоначчи образуются по формуле - - +К-a. I 4=-т1="

Рассмотрим работу блока формирования фибоначчиевого шага в режиме увеличения шага, По сигналу на первом входе содержимое регистра переписывается во второй сумматор, по сигналу на третьем входе содержимое первого сумматора переписывается (копируется ) в регистр, по сигналу на шестом входе к содержимому

nepsoro сумматора прибавляется содержимое второго сумматора, в результате на первом сумматоре формируется новое число Фибоначчи, которое используется как новое значение шага го квантования, а на регистре и на втором сумматоре хранятся два предыдущих числа.

Теперь рассмотрим режим уменьшения шага. По сигналу на втором входе 5 .содержимое регистра переписывается .в первый сумматор, по сигналу на чет вертом входе содержимое второго сумматора копируется на регистр, по сиг налу на пятом входе второй сумматор

39 .производит вычитание из кода хранящегося на первом сумматоре кода .-.ранявегося на втором сумматоре. В результате на первом сумматоре сформировано уменьшенное число Фибоначчи, которое используется как новое эна ээ чение шага квантования, а на регистре и на втором сумматоре хранятся, два меньших числа Фибоиаччи.

При смене ответа блока сравне" ния необходимо проверить наличие

40 сигнала в предыдущей кванте. В известном устройстве эта проверка состояла иэ двух проверок, каждая из которых проверяла одну иэ половин предыдущего шага квантования, для

43 этого при сиене ответов блока сравнения происходило уменьшение вага квантования в два раза, а при двух одинаковых ответах блока сравнения запрещалось изменение величины шага квантования.

При использовании чисел Фибоначчи, так как i-oe число равно сумме двух более меньших(= „ „ )нет необ" ходимости в запрете изменения величины шага квантования при двух одинаковых ответах блока сравнения, а надо использовать в качестве уменьшающегося шага квантования значения меньших (предыдущих чисел фибоначчи.

Таким образом сущность предла" гаемого решения заключается в изме" ненни величины шага квантования по закону фибоначчи, при этом при смене ответа блока сравнения шаг начинает уменьшаться, à IlpH появлении трех одинаковых ответов блока сравнения шаг начинает увеличиваться.

Устройство работает следующим образом.

Сигнал начальной установки (не показан) устанавливает сумматор 3 в нулевое состояние, в блок 7 формирования фибоначчиевого шага заносится начальный шаг, равный единице, блок 6 управления формированием фибоначчиевого шага подготавливается к увеличению шага, сумматор 3 переводится в режим сложения. С приходом импульсов от генератора 5 импульсов начинается увеличение содержимого сумматора 3. При смене ответа блок 1 сравнения меняет режим работы сумматора 3 и блок управления формированием фибоначчиевого шага переводится сигналом с четвертого выхода блока 4 управления в режим уменьшения вага. Если блок 1 сравнения выдает подряд три одинаковых ответа, то по сигналу с пятого выхода блока 4 управления блок 6 управления формированием фибоначчиевого шага переводится в режим увеличения шага. После того, как под уп" равлением блока 6 управления формированием фибоначчиевого шага блок 7 формирования фибоначчиевого шага сформирует следующий шаг (следуюшее число фибоначчи), блок 4 управления выдает сигнал на третьем выходе по которому содержимое сумматора .3 изменяется на новую величину шага кван. тования. формула изобретения

Следящий аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходом цифроанало" гового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов сумматора, выход . блока сравнения соединен с первым входом блока управления, второй вход которого .соединен с единичным выходом триггера переполнения сумматора, а третий вход соединен с выходом генератора импульсов, пер" вый и второй выходы блока управления соединены соответственно с входами установки режима сложения и вычитания сумматора,. третий выход блока уп- О равления соединен с управляющим входом сумматора, о т л.и ч а ю щ и йс я тем, что, с целью уменьшения погрешности преобразователя, введены блок формирования фибоначчиевого вага з

907795 8 и блок управления формированием фибоначчиевого шага, причем четвертый и пятый выходы блока управления соединены соответственно с первым и вторым входами блока управления формированием фибоначчиевого шага, выходы которого соединены с соответствующими входами блока формирования фибоначчиевого вага, выходы разрядов которого соединены с входами соответствующих разрядов сумматора, при этом третий вход блока управления формированием фибоначчиевого шагсоединен с выходом генератора импульсов.

Источники информации, принятые во внимание при экспертизе

Преобразование информации в аналого-цифровых вычислительных устроиствах и системах. Пад ред.

Г. И. Петрова. И., Машиностроение", 3973, с. 207.

2. Авторское свидетельство СССР по заявке И 272277l/21, кл. M 03 К l3/02, 08.62.79.

Составитель Л. Беляева

Редактор Н.Лазаренко Техред И. Тепер . Корректор Н. Стец

Заказ 616/70 Тираж 954 Подписное

ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий

113035, Иосква, Е-35, Раушская наб., д. 4/5

Филиал ППП "Патент", > . Ужгород, ул. Проектная, 4