Устройство для компенсации различий в чувствительности элементов матрицы фотоприемников

Устройство для компенсации различий в чувствительности элементов матрицы фотоприемников

Иллюстрации

Показать все

Реферат

 

Союз Соватскнк

Сощяалкстыческих

Ресаублнн ои9О7868 (61) Дополнительное к авт. свмд-ву— (22) Заявлено 24,04.80 (21) 2917123/18-09

1И)М Кл з

Н 04 И 5/30

H 04 N 5/20 с присоединением заявим ¹

Гоеударствеиный комитет

СССР но делам изобретений и открытий (23) Приоритет

РЗ) ДК621. 397 (088.8) Опубликовано 230282, Бюллетень HP 7

Дата опубликования описания 2З.02.82 (72) Авторы изобретения

В.С.Мелихов, H IO Герасенов и В.И.Трофимов

Научно-исследовательский институт электронной интроскопии при Томском ордена Октябрьской революции и ордена Трудового

Красного Знамени политехническом институтЕ им.-ЯИ,Кирова

> (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОМПЕНСАЦИИ РАЗЛИЧИЙ; : ., В ЧУВСТВИТЕЛЬНОСТИ ЭЛЕМЕНТОВ МАТРИЦ

ФОТОПРИЕМНИКОВ

Изобретение относится к оптикоэлектронным приборам и может использоваться в растровых телевизионных системах.

Известно устройство для компенсации неоднородностей в сканирующих системах, содержащее последовательно включенные интегратор, первый вход которого соединен с выходом матрицы Фотоприемников, вход опроса которой соединен с вторым входом интегратора, дифференциальный усилитель и аналоговый делитель, вторые входы которых соответственно соединены с выходом суммирующего усилителя, источник опорного напряжения, выход которого соединен с вторыми входами соответственно суммирующего усилителя и второго дефференциального усилителя, выход которого соединен с входом аналого-цифрового преобразователя, блок памяти, вход которого соединен с выходом аналогоцифрового преобразователя, а выход соединен с цифровым входом цифроаналогового преобразователя, вход которого соединен с первым входом суммирующего усилителя, а второй вход суммирующего усилителя соединен с источником опорного напряжения (1).

Оцнако в известном устройстве. имеет место значительная ошибка компенсации за счет нелинейности делителя аналоговых сигналов, а также . эа счет неидентичных характеристик аналогоцифрового и цифроаналоговых преобразователей.

Цель изобретения — повышение точности компенсации различий в чувствительности элементов матрицы фотоприемников.

Поставленная цель достигается тем, что в устройстве, содержащем формирователь тактовых импульсов, 15 первый выход которого подключен к первому входу матрицы фотоприемников, а второй выход — к второму входу матрицы фотоприемников и к первому входу интегратора, второй вход 0 которого соединен с выходом матрицы фотоприемников, источник опорного напряжения, выход которого подключен к компаратору, логический блок, выход которого соединен с

25 блоком памяти, цифроаналоговый преобразователь (ЦАП), выход которого подключен к первому входу суммирующего усилителя, выход интегратора подключен к второму: входу суммирующего

30 усилителя и первому входу ЦАП, пер907868

65 вый выход формирователя тактовых импульсов соединен с первыми входами коммутатора и блока памяти, а второй его выход — с вторыми входами коммутатора и блока памяти, выход которого подключен к третьему входу коммутатора, причем выход суммирующего усилителя соединен с вторым входом компаратора, выход которого подключен к входу логического блока, выход которого соединен также с четвертым 10

@ходом коммутатора, выход которого подключен к второму входу ЦАП.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство компенсации различий в чувствительнОсти матрицы фотоприемников содержит формирователь 1 тактовых импульсов, матрицу 2 фотоприемников, интегратор 3, суммирующий усилитель 4, источник 5 опорно- <> го напряжения, компаратор б, логическое устройство 7, блок 8 памяти, цифроаналоговый преобразователь 9 и коммутатор 1О.

Устройство работает следующим образом.

В режиме записи стандартного фона цифровые входы цифроаналогового преобразователя 9 с помощью коммутатора 10 подключаются к выходу логического устройства 7. Последовательно выходные сигналы фоточувствительной матрицы 2 интегрируются и поступают на один из входов суммирующего усилителя 4, на другой вход суммирующего усилителя 4 подается 35 выходной сигнал цифроаналогового преобразователя 9.

Как известно выходное напряжение и — разрядного цифрового преобразователя можно„ представить в виде 40 ()щрцГ "Вх 8 а3 2

-3 (1) где U <- напряжение на опорном входе цифроаналогового преобразователя, 9; а — разрядный коэффициент j-го

) разряда, который равен нулю, если соответствующий разряд является логическим нулем, и единице, если этот разряд является логической едини" цей.

Выходной сигнал суммирующего усилителя 4 в режиме записи стандартного фона можно выразить как

6ММЬ1 0 щ ) 55 где U — выходное напряжение интег 1М ратора 3 в момент времени, соответствующий развертке j-ro элемента фотоприемной матрицы 2;

К() — i.oýôôèöèåíò передачи суммирующего усилителя 4 по первому входу, определяемый из максимального разброса чувствительности злбментов матрицы 2;

К эквивалент двоичного циф

) рового кода на входе цифроаналогового преобразователя 9 в десятичной форме.

С помощью логического устройства

7 и компаратора б за время развертки одного элемента матрицы 2 осуществляется определение цифрового кода на входе цифроаналогового преобразователя 9,при котором выходной сигнал суммирующего усилителя 4 равен напряжению источника 5 опорного напряжения.

Эквивалент этого цифрового кода можно выразить как

К =, — — К (3) где Uq — опорное напряжение на выходе источника 5.

Полученный цифровой код записывается в соответствующую ячейку блока 8 памяти. По окончании режима записи стандартного фона цифровые выходы цифроаналогового преобразователя 9 с помощью коммутатора 10 подключаются к выходу блока 8 памяти, и устройство компенсации разницы в чувствительности элементов матрицы фотоприемников переходит в режим компенсации. При этом выходное напряжение суммирующего усилителя 4 можно представить как

К (),+(Ь К )U ° = (4)

U U ° UX

))b y>p о Ы П;,„

Цифровой код в каждой ячейке блока 8 памяти обратно пропорционален чувствительности соответствующего элемента матрицы 2, поэтому выходной сигнал суммирующего усилителя 4 оказывается скомпенсированным. Синхронизация работы блоков устройства компенсации осуществляется формирователем 1 тактовых импульсов.

Поскольку операция умножения цифрового сигнала на аналоговый является линейной, в отличие от операции деления аналоговых, сигналов, ошибка компенсации разницы чувствительности датчиков за счет нелинейности блока деления аналоговых сигналов исключается. Использование одного и того же цифроаналогового преобразователя в режимах Записи и компенсации исключает также взаимные ошибки при преобразовании аналогового сигнала в цифровой код и обратном преобразовании цифрового кода в аналоговый сигнал.

Формула изобретения

Устройство для компенсации различий в чувствительности элементов матрицы фотоприемников, содержащее формирователь тактовых импульсов, 907868

Составитель B.Èàêñèìîâà

Редактор Н.Данкулич Техред Е.Харитончик КорректорМ.Шароши

Заказ 624/74 Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 первый выход которого подключен к первому входу матрицы фотоприемников, а второй выход - к второму входу матрицы фотоприемников и к первому входу интегратора, второй вход которого соединен с выходом матрицы фотоприемников, источник опорного напряжения, выход которого подключен к компаратору, логический блок, выход которого соединен с блоком памяти, цифроаналоговый преобразователь (ЦАП),)() выход которого подключен к первому входу суммирующего усилителя, о т л и ч а ю щ е е с я тем, что, с целью повышения точности компенсации, выход интегратора подключен )5, к второму входу суммирующего усилителя и первому входу ЦАП, первый выход формирователя тактовых импуль» сов соединен с первыми входами коммутатора и блока памяти, а второй его выход — с вторыми входами ком- . мутатора и блока памяти, выход которого подключен к третьему входу коммутатора, причем выход суммирующего, усилителя соединен с вторым входом компаратора, выход которого подключен к входу логического блока, выход которого соединен также с четвертым входом коммутатора, выход которого подключен к второму входу

ЦАП.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3800079, кл. 178/7.1, 1974 (прототип).