Преобразователь двоично-десятичных чисел в двоичные

Преобразователь двоично-десятичных чисел в двоичные

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ <,911505

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22)Заявлено 23.02. 79 (21) 2728547/18-24 (5I)M. Кл. с присоединением заявки М

6 06 F 5/02

9вудерствепв6 квмитет

СССР ае дмам «мбратви«11

«етхрыт«1 (23) Приоритет

Опубликовано 07. 03. 82. Бюллетень № 9

Дата опубликования описания 07.03.82 (53) У@К 681. 325 (088. 8) (72) Авторы изобретения

Б.И. Гринберг и И.И. Журавлев (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ

B ДВОИЧНЫЕ

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении двоично-десятичных преобразова-, телей.

Известен преобразователь двоичнодесятичноых чисел в двоичные, содержащий группу комбинационных сумматоров, входы сумматора одного яруса соединены с выходами сумматоров соседнего младшего яруса, входы сумматора первого яруса соединены с входами преобразователя, а выходы сумматора старшего яруса соединены с выходами преобразователя (1).

Недостаток этого преобразователя состоит в относительно большом количестве сумматоров, что увеличивает слон ность преобразователя и время его работы, <

Наиболее близким к предлагаемому по технической сущности является преобразователь двоично-десятичных чисел в двоичные, содержащий сумматоры, выходы младших разрядов которых .соединены соответственно со вторым, третьим, шестым и седьмым разрядами группы выходов преобразователя, вход младшего разряда группы входов преоб разователя соединен с первым разрядом группы выходов преобразователя, вход первого слагаемого второго разряда первого сумматора соединен с входом третьего разряда первой тет1О рады группы входов преобразователя, входы первого и второго разрядов второй тетрады группы входов преобразователя соответственно соединены с входами первого слагаемого перво15 го и третьего разрядов и вхо1ами второго слагаемого второго и четвертого разрядов первого сумматора, вход третьего разряда второй тетрады

20 группы входов преобразователя соединен с входами первого слагаемого второго и четвертого разрядов второго сумматора, вход четвертого разряда второй тетрады группы входов пре-.

Поставленная цель достигается тем, что в преобразователь двоично-десятичных чисел в двоичные, содержащий сумматоры, выходы младших разрядов которых соединены соответственно с вторым, третьим, шестым и седьмым разрядами группы выходов преобразователя, вход младшего разряда группы входов преобразователя соединен непосредственно с первым разрядом группы выходов преобразователя, вход

nepsoro слагаемого второго разряда первого сумматора соединен с входом третьего разряда первой тетрады группы входов преобразователя, входы первого и второго разрядов второй тетрады группы входов преобразователя соединены соответственно с входами первого слагаемого первого и третьего разрядов и входами второго слагаемого второго и четвертого разрядов первого сумматора, вход третьего разряда второй тетрады группы входов преобразователя соединен с входами первого слагаемого второго и четвертого разрядов второго сумматора, вход четвертого разряда второй тетрады группы входов преобразователя соединен с входом первого слагаемого четвертого разряда первого î

3 9.1 обраэователя соединен со входом первого слагаемого четвертого разряда первого сумматора, входы третьего и четвертого разрядов третьей тетрады группы входов преобразователя соответственно соединены с входами перcoro слагаемого третьего и четвертого разрядов третьего и четвертого сумматоров, выходы четвертого сумматора соединены со старшими разрядами группы выходов преобразователя, выходы старших разрядов и выход переноса первого и третьего сумматоров соединены с входами вторых слагаемых третьего и четвертого разрядов второго и четвертого сумматоров соответственно, вход третьего разряда третьей тетрады группы входов преобразователя соединен с входом первого слагаемого второго разряда второго сумматора (2).

Недостаток данного преобразователя также состоит в большом количестве сумматоров и относительно невысоком быстродействии.

Цель изобретения - упрощение преобразователя, и повышение его быстродействия.

|о

35 эо и зо

35 сумматора, входы третьего и четвер.того разрядов третьей тетрады группы входов преобразователя соответственно соединены с входами первого. слагаемого третьего и четвертого разрядов третьего и четвертого сумматоров,. выходы четвертого сумматора соединены со старшими разрядами группы выходов преобразователя, выходы старших разрядов и выход переноса первого и третьего сумматоров соединены с входами вторых слагаемых третьего и четвертого разрядов второго и четвертого сумматоров соответственно, вход третьего разряда третьей тетрады группы входов преобразователя соединен с входом первого слагаемого второго разряда второго сумматора, введен элемент ИЛИ, первый вход которого соединен с входом четвертого разряда первой тетрады группы входов преобразователя и с входами переноса первого и второго сумматоров, второй вход элемента ИЛИ соединен с входом второго разряда первой тетрады группы входов преобразователя, а выход элемента ИЛИ подключен к входу второго слагаемого первого разряда первого сумматора, вход второго разряда третьей тетрады группы входов преобразователя соединен с входами второго слагаемого третьего разряда первого сумматора, третьего разряда третьего сумматора и входом первого слагаемого первого разряда четвертого сумматора, выходы второго и третьего разрядов второго сумматора соединены с четвертым и пятым разрядами группы выходов преобразователя, выход четвертого разряда и выход переноса второго сумматора соединены с входом переноса и входом первого слагаемого второго разряда третьего сумматора соответственно, вход четвертого разряда второй тетрады группы входов преобразователя соединен с входом второго слагаемого второго разряда третьего сумматора, вход первого разряда третьей тетрады группы входов преобразователя соединен с входами первого слагаемого первых разрядов второго и третьего сумматоров и входом переноса четвертого сумматора, входы второго слагаемого четвертого разряда третьего сумматора и первого слагаемого второго разряда четвертого сумматора соединены с входьи тождественного нуля.

6 (Формула изобретения где и - задержка распространения. по цепи переноса; с - задержка распространения по цепи суммы.

Для схемы прототипа эта величина равна сумме ty = .3++ 4t .

5 911505

На чертеже приведена блок-схема предлагаемого преобразователя.

Преобразователь содержит тетрады Преобразователь двоично-десятичных

1 группы входов преобразогателя, сум-. чисел в двоичные, содержащий сумматоматоры 2-5, выходы б преобразователя ры, выходы младших разрядов которых и элемент ИЛИ 7. .соединены соответственно с вторым, Предлагаемый преобразователь осу- третьим, шес-.ым.и седьмым разрядами ществляет параллельное преобраэова- группы выходов преобразователя, вход ние кода, поступающего на входные младшего разряда группы входов преобшины, и по принципу работы является lo разователя соединен непосредственно устройством комбинационного типа. с первым разрядом группы выходов преПоэтому при подаче на вход устройст- образователя, вход первого слагаемова двоично-десятичного кода числа ro второго разряда первого сумматона его выходе немедленно вырабатыва- ра соединен с входом третьего разряется двоичный код этого числа. Время и да первой тетрады группы входов ïðåзадержки установления выходного кода образоватепя, входы первого и второопределяется количеством операций го разрядов в.,орой тетрады группы ,суммирования, выполняемых при преоб- входов преобразователя соответственРазовании кодов. Для предлагаемого но соединены с входами первого слапреобразователя количество операций щ гаемого первого и третьего разрядов суммирования по пятому, шестому и и входами второго слагаемого втоседьмому разрядам выходного кода рого и четвертого разрядов перуменьшено в два раза по сравнению вого сумматора, вход третьего с прототипом эа счет сокращения разряда второй тетрады группы общего количества четырехразрядных 2s входов преобразователя соединен сумматоров. Это, в свою очередь, до- с входами первого слагаемого втостигнуто эа счет введения. элемента рого и четвертого разрядов второNN, представления четвертого раэря-. го сумматора, вход четвертого раэря" да кода младшей тетрады ввиде суммы да второй тетрады группы входов преобдвоичных чисел - 2 ; 2. и 2 и ис- щ разователя соединен с входом первого

1. пользования входов переноса суммато-,слагаемого четвертого разряда перворов. ro сумматора, входы третьего и четвертого разрядов третьей тетрады групВ результате например вре а пы входов пРеобРазователЯ соеответУ держки установления пятого ра3 я 3S ственно соеДинены с вхоДами пеРвого выходного кода. для пр дла а слагаемого третьего и четвертого раэустройства равно . . рядов третьего и четвертого сумма, для предлагаемого

;торов, выходы четвертого сумматора соединены с старшими разрядами груп-. пы выходов преобразователя, выходы

И+ С старших разрядов и выход переноса первого и третьего сумматоров соединены с входами вторых слагаемых третьего и четвертого разрядов вто4S рого и четвертого сумматсров соответ-, ственно, вход третьего разряда третьей тетрады группы входов преобразователя соединен с входом первого

Если заДержка по цепи пеРеноса слагаемого второго разряда второго приблизительно равна задержке по цепи сУммы, то преДлагаемое УстРойство тем, что, с целью упрощения и повыSO имеет быстродействие в 1,4 Раза выше, шения быстродействия,- в него введен чем у прототипа. элемент. ИЛИ, первый вход которого соединен с входом четвертого разВ предлагаемом преобразователе ко- ряда первой тетрады группы входов личество сумматоров, необходимых для преобразователя и с входами переноса его реализации схемы, сокращаетая первого и второго сумматоров, второй на одну треть при одновременном повы- вход элементл ИЛИ соединен с входом шении быстродействия., второго разряда первой тетрады

7 9 группы входов преобразователя, а выход элемента ИЛИ подключен к входу второго слагаемого первого разряда первого сумматора, вход второго разряда третьей тетрады группы sxoдов преобразователя соединен с.входами второго слагаемого третьего разряда первого сумматора, третьего разряда третьего сумматора и входом первого слагаемого первого разряда четвертого сумматора, выходы второго и третьего разрядов второго сумматора соединены с четвертым и пятым разрядами группы выходов преобразователя, выход четвертого разряда и выход переноса второго сумматора соединены с входом переноса и входом первого слагаемого второго разряда. третьего сумматора соответственно, вход четвертого разряда

11505 8 второй тетрады группы входов преобразователя соединен с входом второго слагаемого второго разряда третьего сумматора, вход первого разряда третьей тетрады группы входов преобразователя соединен с входами первого слагаемого первых разрядов второго и третьего сумматоров и входом переноса четвертого сумматора, входы

10 второго слагаемого четвертого разряда третьего сумматора и nepsoro слагаемого второго разряда четвертого сумматора соединены с входом тождественного нуля.

1$ Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 451981, кл. G 06 F 5/02, 1974.

2. йатент CUA 4" 3705299, m кл. 235«155, 1972 (прототип).

911505

Составитель И. Аршавский

Техред g,Гергель Корректор 6. Иакаренко

Редактор А. Лежнина

Заказ 1179/40 о Тираж 732 Под пис ное

ВНИИПИ Государственного комитета CCCP по делам изобретений и открытий

113035, Москва, Н-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4