Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Союз Советсиин

Социалистичесиик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<и911623 (61 ) Дополнительное к а вт. с вид-ву (22) Заявлено 250880 (21) 2977009/18-.24 (51)М. Кл. с присоединением заявки №

6 11 С 19/00

1Ъаударртеанный камнтет

СССР да делам нзеаретений н аткрытнй (23) П риоритет (53) УЙК681.327 ° . б(088. 8) Опубликовано 07,0382. Бюллетень № 9

Лата опубликования описания 070382 (72) Авторы изобретения

l0.À. Бузунов, Н.И. Бородин, И.Г. Буренков, Й. îo."Éóáèíñêèé

В.И. Николаев и Г.А. ЯценКо ) (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычисли- тельной технике и может быть использовано в полупостоянных запоминающих устройствах специализированных процессоров и вычислительных систем, а также для хранения знаков цифровой индикации, защиты, шифрования и передачи дискретной информации.

Известно запоминающее устройство, содержащее регистры сдвига, состоящие из последовательно соединенных элементов памяти 1.13.

Недостатком известного устройства является наличие в нем большого количества элементов памяти, что усложняет устройство и приводит к снижению его информационной емкости и надежности его работы.

Известно также запоминающее устройство, содержащее шины тактовых импульсов, регистр сдвига, группы элементов И по f штук в каждой группе, где 1. - разрядность отрезков слов, образующих считанное слово (21.

Недостатком известного устройства является его малая информационная емкость, вызванная наличием в нем большого количества элементов памяти. Это приводит также к снижению надежности его работы.

Наиболее близким по технической

/ сущности к изобретению является запоминающее устройство, содержащее регистры сдвига, схему совпадения, дополнительный регистр, группы элементов И, другую группу элементов И, выходами соединенных со входами элемента ИЛИ, RS-триггер, шину тактовых импульсов и шину записи (3).

Недостатком известного устройства является наличие в его регистрах сдвига большого количества элемен20 тов памяти. Это приводит к тому, что для его реализации требуются большие аппаратурные затраты, усложняющие устройство и приводящие к снижению надежности работы устройства.

3 4 элементов И третьей группы, формирователи сигнала переполнения, вход каждого из которых подключен к выходу соответствующего адресного счетчика и к второму входу соответствующего элемента И второй группы, управляющий регистр,, входы которого подключены к выходам формирователя сигналов переполнения, к входам второго элемента ИЛИ и к вторым входам соответствующих элементов И второй группы, выходы первой группы управляющего регистра подключены к вторым входам соответствующих элементов И третьей группы, выходы второй группы управляющего регистра подключены к третьим входам соответствующих элементов И третьей группы.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит сдвиговый регистр 1, схему 2 сравнения, управляющий регистр 3 с триггерами 4,первую группу элементов И 5, вторую группу элементов И 6, первый элемент ИЛИ 7, триггер 8, тактовый вход информационный вход 10, вход 11 начальной установки, вход 12 управления реверсом регистра сдвига, элементы ИЛИ 13 и 14, элемент 1 задержки, элементы И l6-l9, третью группу элементов И 20 по числу выбираемых отрезков слов, образующих одно слово, адресные счетчики 21, информационные входы которых подключены к соответствующим адресным входам 22, информационные формирователи 23 сигналов переполнения, входной регистр

24, входной информационный. регистр

25 °

8. сдвиговом регистре 1 хранятся .отрезки слов информации (малоразрядные слова), из которых при считывании образуются полноразрядные слова информации. Отрезки слов информации в регистре сдвига представлены в виде определенной последовательности и хранятся в сжатой форме так, что каждый очередной сжатый i-я отрезок слова отличается от i-1-го отрезка значением одного разряда.

Так, например, в последовательности 00001100101.11101 при объединении в ней по четыре разряда со сдвигом вправо на один разряд с охватом в общее кольцо будут расположены числа 0,1,3 6,12 9.2 5 11,7,15,14,13, 10,4,8.

3 91162

Цель изобретения - упрощение уст" ройства. Поставленная цель достигается тем, что в запоминающее устройство, содержащее сдвиговый регистр, выходы которого подключены к первым входам со-. ответствующих элементов И первой группы, а первый вход — к выходу схемы сравнения, первый элемент ИЛИ, входы которого подключены к выходам элементов И второй группы, а выходы — к первому входу триггера, дополнительно введены элемент задержки, выход которого подключен к первому входу схемь1 сравнения и к второму входу триггера, второй элемент ИЛИ, 1выход которого подключен к входу элемента задержки, третий элемент ИЛИ, выход которого подключен к второму входу сдвигового регистра, элементы

И, выход первого из которых подключен к третьему входу сдвигового регистра, выход второго элемента И ,подключен к первому входу третьего элемента ИЛИ, первый вход первого 25 элемента И подключен к выходу третьего элемента И, первый вход которого подключен к первому выходу триггера, первый вход второго элемента И подключен к выходу четвертого элемента

И, первый вход которого подключен к второму выходу триггера, второй вход первого элемента И подключен к второму входу второго элемента И и является тактовым входом устройства,второй вход третьего элемента И подключен к второму входу четвертого элемента И и является управляющим вхо" дом устройства, входной информационный регистр, выход которого подключен к второму входу схемы сравнения, а вход подключен к второму входутретьего элемента ИЛИ и является информационным входом устройства, выходной информационный регистр, входы которого подключены к выходам элементов И первой группы, а выходы выход" ного информационного регистра являются информационными выходами устройства, элементы И третьей группы, первые входы которых подключены к второму входу первого элемента И, выходы ,элементов И третьей группы подключены к первым входам соответствующих элементов И второй группы, адресные

55 счетчики, первые входы которых являются .адресными входами устройства, вторые входы адресных счетчиков подключены к выходам соответствующих эле

5 9116

Формирование уплотненной последовательности производится с помощью вычислительной машины по специальной программе.

Адресом отрезка слова является его номер в записи последовательности. Двоичные счетчики 21 адреса выполнены с числом разрядов, равным

r = )log>M(>, где М вЂ” количество ь-разрядных отрезков слов, хранящих- 10 ся в регистре сдвига.

Количество адресных счетчиков 21, элементов И 20 третьей группы, триггеров 4 дополнительного регистра 3, элементов И 5 первой группЫ и эле- 15 ментов И 6 второй группы в устройстве определяется числом выбираемых

1,-разрядных отрезков слов q, образующих и-разрядное слово при считывании .п 20

Рациональное число счетчиков в устройстве с указанными элементами их обслуживания определяется конкретным вариантом использования за- 25 поминающего устройства.

Каждому полноразрядному слову информации по и разрядов в каждом слове соответствует определенный адрес, состоящий из r-разрядных групп по З0 числу выбираемых отрезков слов, образующих одно слово.

Формирователи сигналов переполнения счетчика адреса в простейшем случае представляют собой дифференцирую 35 щие цепочки с.усилителями сигналов, формирующими импульсные сигналы в момент перехода триггеров старших разрядов счетчиков адресов из состояния

"1" в "0";

Входной информационный регистр 24 позволяет уменьшить период обращения к памятир так как после выборки отрезка слова по заданному r-разрядному адресу возможно считывание 45 очередного отрезка слова, не ожидая восстановления исходного сбстояния содержимого сдвигового регистра 1.

Дальнейшее сокращение периода обращения к памяти достигается за счет реверсивного изменения направления перемещения информации в регистре. .сдвига. Для этого производится анализ старшего разряда адреса в каждом счетчике 21.

Единичному состоянию. триггера старшего разряда счетчика адреса соответствуют старшие адреса в половине, хранящейся в сдвиговом регистре

23 d

l последовательности, а нулевому состоянию триггера старшего разряда счетчика адреса соответствуют младшие адреса в половине последовательности. В первом случае целесообразно направление перемещения содержимого регистра 1 сдвига слева направо; а во втором случае - в противополож1 ном направлении.

Анализ содержимого триггеров старших разрядов счетчиков 21 адресов и реверсивное переключение перемещения содержимого регистра l сдвига обеспечивается с помощью .группы элементов

И 6, первого элемента ИЛИ 7, третьего элемента ИЛИ 14, триггера 8, элементов И 16-19.

Устройство работает следующим образом.

Перед обращением к запоминающему устройству сигналом по данным на вход ll начальной установки устанавливаются в исходное (нулевое) состояФ ние адресные счетчики 21, триггеры 4 управляющего регистра 3, сдвиговый регистр l, выходной информационный регистр 25 и триггер 8.

При записи информации в устройство по информационному входу 1 0 уплотненная последовательность последова" тельным кодом заносится во входной информационный регистр 24, а через элемент ИЛИ 14 в сдвиговый регистр 1.

Считывание подноразрядного слова информации производится по заданному полноразрядному адресу, состоящему из r-разрядных групп, которые поступают по адресным шинам 22 и распределяются по соответствующим счетчикам 21 адресов (синхронизация момента занесения адреса в счетчики адреса на чертеже не показана).

После поступления в устройство полноразрядного адреса считываемого слова в шину 12 управления реверсом регистра сдвига подается сигнал обращения к памяти, которым открываются по управляющему входу элементы

И 18 и 19 °

При исходном состоянии триггеров

4 управляющего регистра 3 и триггера 8 удерживается в открытом состоянии первый элемент И 20 третьей группы элементов, четвертый элемент И 19 и второй элемент И 17, при этом задается перемещение информации в сдвиговом регистре 1 в направлении справа налево и разрешается поступление тактовых импульсов на его второй

7 91162 вход и на счетный вход первого адресного счетчика 21.

При нулевом состоянии триггера старшего разряда первого адресного счетчика 21 первый элемент И 6 второй группы будет закрыт, тогда триггер 8 останется в исходном состоянии, при этом сохраняется ранее установленное направление перемещения содержимого сдвигового регистра 1.

При единичном состоянии триггера .старшего разряда первого адресного счетчика 2 1 первый элемент И 6 второй группы будет открыт, тогда первым тактовым импульсом, поступающим на сМетный вход первого адресного счетчика 21 через открытый первый элемент И 20 третьей группы, первый элемент И б второй группы и первый элемент ИЛИ 7, устанавливается в единичное состояние триггер 8, при этом закрываются элементы И 19 и 17 и открываются элементы И 18 и 16 и устанавливается перемещение информации в сдвиговом регистре 1 s направ- лении слева направО и разрешается поступление тактовых импульсов на третий вход сдвигового регистра 1.По каждому тактовому импульсу, поступаю- щеиу на тактовый вход 9, на счетный вход первого адресного счетчика ведется счет тактовых импульсов. Одно временно по каждому тактовому импульсу производится сдвиг хранящейся в сдвиговом регистре 1 последовательности на один разряд вправо или влево в зависимости от состояния триггера 8. В момент времени, когда код 1-разрядного считываемого отрез-. ка слова содержимого сдвигового регистра 1 находится в разрядах регистра, имеющих выходы в соответствии с заданным адресом отрезка слова, происходит обнуление первого адресного счетчика 21, при этом его формирова- тель 23 формирует сигнал переполнения счетчика адреса, который уста навливает в! единичное состояние первый триггер 4 управляющего регистра 3. Одновременно этот сигнал поступает на управляющий вход первой группы элементов И 5 и обеспечивает выборку f-разрядного отрезка слова из регистра 1 сдвига и занесение его на первые g разрядов выходного инфор"

55 мационного регистра 25. Сигналом логической "1" с прямого выхода первого триггера 4 управляющего регистра

3 открывается второй элемент И дополнительной группы элементов И 20, а сигналом переполнения счетчика через элемент ИЛИ 13, элемент 15 задержки и схему 2 сравнения производится перезапись информации из входного информационного регистра 24 в сдвиговый регистр 1 и установка в исходное состояние (сброс) триггера 8. Сигналом логического "0" с1инверсного выхода первого триггера 4 управляющего регистра 3 закрывается первый элемент И

20 третьей группы. Далее производится обработка второго г-разрядного адреса аналогичным образом, при этом в отличие от указанного в работе задействованы второй адресный счетчик 21, второй элемент И 20 третьей группы, второй элемент И б второй группы, формирователь 23 сигнала переполнения второго адресного счетчика, второй триггер 4 дополнительного управляющего регистра 3. В результате тактовые импульсы подаются на второй адресный счетчик 21. Сформированный формирователем 23 второго адресного счетчика 21 сигнал переполнения счетчика устанавливает в единичное состояние второй триггер 4 управляющего регистра 3, поступает на управляющий вход соответствукщих элементов И 5 первой группы и обеспечивает выборку второго разрядного отрезка слова по заданному адресу из сдвигового регистра 1 и занесение его на вторые Ф разрядов входного информационного регистра 25, после чего этим же сигналом через элемент ИЛИ 13 и элемент 15 задержки устанавливается в исходное состояние триггера 8, а через схему 2 сравнения виовь производится перезапись информации из входного информационного регистра 24 в сдвиговый регистр 1. Сигналом логической "I с прямого выхода второ"

ro триггера 4 управляющего регистра

3 открывается очередной (третий) элемент И 20 третьей группы, а сигналом логического "0" с инверсного выхода этого же триггера закрывается второй элемент И 20 третьей группы, тем самым запрещается подача тактовых импульсов в предыдущие адресные счетчики 21, по адресам которых была произведена выборка отрезка слова по заданному очередному адресу отрезка слова последующего счетчика 21 адреса.

После завершения выборки последнего ь-разрядного отрезка слова в

911623 10 ментов И третьей группы, выходы второй группы управляющего регистра подключены к третьим входам соответствующих элементов И третьей группы.

55 выходном информационном регистре 25 будет сформировано считанное из устройства и-разрядное слово, которое к моменту очередного обращения к памяти из выходного регистра передается потребителю.

Таким образом, предлагаемое устройство позволяет производить счи. тывание слов информации с числом разрядов и, кратным f-разрядным отрезком слов.

Так, например, при выборке четырехразрядных отрезков слов можно формировать при считывании восьмиразрядные, двенадцатиразрядные или шестнадцатиразрядные слова информации.

Кроме того, устройство обеспечивает выборку слов переменного формата, в данном случае отдельные счетчики адресов из группы счетчиков и элементы, связанные с ними, в работе не задействуются, при этом разрядность считанных слов уменьшается дискретами по f разрядов.

Технический эффект от использования предлагаемого устройства в отличие от известного заключается в упрощении устройства за счет уменьшения числа элементов памяти при хранении в нем одного и того же объема информации.

1О

Формула изобретения

Запоминающее устройство, содержащее сдвиговый регистр, выходы которого подключены к первым входам соответствующих элементов И первой группы, а первый вход - к выходу схемы сравнения, первый элемент ИЛИ, входы которого подключены к выходам элементов И второй группы, а выходы к первому входу триггера,о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит элемент задержки, выход которого подключен к первому входу схемы сравнения и к второму входу триггера, второй элемент ИЛИ, выход которого подключен к входу элемента задержки, третий элемент ИЛИ, выход которого подключен к второму входу сдвигового регистра, элементы И, выход первого из которых подключен к третьему входу сдвигового регистра, выход второго элемента И подключен к первому входу третьего элемента ИЛИ, первый вход первого элемента И подключен к выходу третьего элемента И, первый вход которого подключен к пер вому выходу триггера, первый вход второго элемента И подключен к выходу четвертого элемента И, первый вход которого подключен к второму выходу триггера, второй вход первого элемента И подключен к второму входу второго элемента И и является тактовым входом устройства, второй вход третьего элемента И подключен к второму входу четвертого элемента

И и является управляющим входом устройства, входной информационный регистр, выход которого подключен к второму входу схемы сравнения, а вход подключен к второму входу третьего элемента .ИЛИ и является информационным входом устройства, выходной информационный регистр, входы которого подключены к выходам weментов И первой группы, а выходы выходного информационного регистра являются информационными выходами устройства, элементы И третьей rpynIlbl, первые входы которых подключены к второму входу первого элемента И, выходы элементов И третьей группы подключены к первым входам соответствующих элементов И второй группы, адресные счетчики, первые входы которых являются адресными входаМи устройства, вторые входы подключены к выходам соответствующих элементов И третьей группы, формирователи сигналов переполнения, вход каждого из которых подключен к выходу соответствующего адресного счетчика и к второму входу соответствующего элемента И второй группы, управляющий регистр, входы которого подключены к выходам формирователя сигналов переполнения, к входам второго элемента ИЛИ и к вторым входам соответствующих элементов

И второй группы, выходы первой группы управляющего регистра подключены к вторым входам соответствующих элеИсточники информации, принятые во внимание при экспертизе

1. Патент Великобритании У 1471071 кл. 6 11 С 19/00, 1977.

2."Вопросы радиоэлектроники",серия ВТ, 1975, вып. 1, с. 45.

3. Авторское свидетельство СССР

N 428454, кл. G 11 С 19/00, 1974 (прототип).

911623

Заказ 1.138/45 Тираж 624

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, W-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель С. Шустенко

Редактор С. Тараненко Техред К Гайду. К

Э. орректор Г.Orap